• 한국전자파학회논문지
• /
• 제11권6호
• /
• pp.876-885
• /
• 2000

추가적인 DC 측정이나 반복 계산법 또는 최적화 방법에 의존하지 않고도, 정상적인 바이어스(Normal activebias) 조건에서 측정하 S-파라미터로부터 MESFET과 HEMT의 외부 기생 저항을 간단히 구할 수 있는 방법이 제시되었다. 이를 위해서 zero 바이어스 조건에서 측정한 Z-파라미터로부터 Rs와 Rd의 차이를 구할수 있다는 사실이 이용된다. 측정한 S-파라미터로부터 외부 기생 인덕터와 캐패시터의 효과를 제거하면, 내부 소자와 외부 기생 저항을 포함한 새로운 소자를 정의할 수 있다. 내부 소자의 Y-파라미터인 Yint,11과 Yint,12의 실수부 값이 이론적으로 0이라는 사실을 이용하여 S-, Y-, Z-파라미터 행렬간의 상화관계를 이용하여 기생 저항 값을 쉽게계산할수 있다. 제시된 방법으로 기생 저항들을 구하고, 이 결과를 이용하여 내부 소자 등가회로를 구한 후에 40GHz까지 S-파라미터를 계산한 결과, 측정된 S-파라미터와 잘 일치하였다.

• 한국전자파학회논문지
• /
• 제18권2호
• /
• pp.177-182
• /
• 2007

본 논문은 InGaP/GaAs HBT 공정을 통해 제작한 적응성궤환 잡음제거시스템용 낮은 위상잡음을 갖는 LC 차동 전압제어 발진기를 제안합니다. 전압제어 발진기는 필터링 기술을 포함한 향상된 공진 탱크 구조를 갖습니다. 비대칭 인덕터 대칭 캐패시터 구조로 제안된 전압제어 발진기의 출력 가변 범위는 207 MHz입니다. 출력 전력은 balun과 케이블 손실을 포함하여 -6.68 dBm입니다. 10 kHz, 100 kHz, 1 MHz에서의 위상잡음은 각각 -102.02, -112.04 그리고 -130.4 dBc/Hz입니다. 이 전압제어 발진기는 총 $0.9{\times}0.9mm^2$ 면적 내에 집적화되었습니다.

• 대한전자공학회논문지
• /
• 제27권2호
• /
• pp.47-54
• /
• 1990

PIN 다이오드를 사용하여 부하선로 방식 위상기와 가변회로 방식 위상기의 설계방법을 제안하였다. 부하선로 방식은 어느 정도 간격을 두고 두개의 서셉턴스를 병렬로 접속하여 구성하고 스위칭 소자의 바이어스에 따른 서셉턴스값의 변화에서 위상차를 얻으므로서 작은 위상변화를 간단한 구성으로 얻었다. 가변회로 방식은 캐패시터와 인덕터로 병렬 T회로를 구성하고 스위칭 소자의 바이어스에 따른 회로의 기본 구성이 바뀌어지는 방식으로, 저역통과 상태와 고역통과 상태를 유출하여 큰 위상차를 얻었다. 중심 주파수 6GHz에서 대부분의 설계사항은 컴퓨터 시뮬레이션에 의하여 최적화 시켰다. 또한 마이크로스트립 선로의 비유전율 2.94인 기판에 Owen 식을 이용하여 계산하였다. 측정치는 평균 위상 오차 $10^{\circ}$ 미만으로 이론치와 거의 같음을 알 수 있었다.

• 한국ITS학회 논문지
• /
• 제14권6호
• /
• pp.117-124
• /
• 2015

본 논문에서는 새로운 기법의 광대역 저손실 CRLH(composit right/left handed) 전송선로와 윌킨슨 전력 분배기에 대해 제안한다. 전송선로는 평형 미엔더 인덕터와 직렬 캐패시터로 구성된 coplanar 도파관 (CPW)으로 구성되며, 전력 분배기는 CRLH 전송선로를 일반 전송선로 부분에 대체하여 설계를 한다. 실험 결과 동작 주파수 대역 8.4 GHz 에서 30.0 GHz내에서 반사손실은 12 dB 이하로써 비교적 만족한 결과를 얻었다. 전력 분배기의 주파수는 12.05에서 13.15 GHz 그리고 16.50에서 19.30 GHz 로써 대역폭은 20 dB 기준으로 8.9 % 및 17.9 % 이며 이는 측정결과와 시뮬레이션 결과와 비교를 하였을 때 상당히 일치하는 것을 알 수 있다.

• 전자공학회논문지A
• /
• 제31A권6호
• /
• pp.117-127
• /
• 1994

In this paper, electrical and reliability properties of N$_2$O oxides, grown at the temperature of 95$0^{\circ}C$ and 100$0^{\circ}C$ to 74$\AA$, and 82$\AA$. respectively, using NS12TO gas in a conventional furnace, have been compared with those of pure oxide grown at the temperature of 850 to 84$\AA$ using O$_2$ gas. Initial IS1gT-VS1gT characteristics of N$_2$O oxides were similar to those of pure oxide, and reliability properties of N$_2$O oxides, such as charge trapping, interface state density and leakage current at low electric field under F-N stress, were improved much better than those of pure oxide. But, with increasing capacitor area. TDDB characteristics of N$_2$O oxides were more degraded than those of pure oxide and this degradation of TDDB characteristics was more severe in 100$0^{\circ}C$ N$_2$Ooxide than in 95$0^{\circ}C$ N$_2$O oxide. The improvement of reliability properties excluding TDDB in N$_2$Ooxides was attributed to the hardness of the interface improved by nitrogen pile-up at the interface of Si/SiO$_2$, but on the other hand, the degradation of TDDB characteristics in N$_2$O oxides was obsered due to the increase of local thinning spots caused by excessive nitrogen at interface during the growth of N$_2$O oxides.

• 대한전자공학회논문지SD
• /
• 제38권7호
• /
• pp.513-519
• /
• 2001

Si 과다 텅스텐 실리사이드를 초미세 MOS 소자의 대체 게이트 전극으로 제안하였다. SiO₂위에 텅스텐 실리사이드를 직접 증착하고 급속 열처리를 수행한 결과 낮은 저항을 얻고 불소(F) 확산 또한 무시할 수 있음을 확인하였다. 특히, 800 ℃, 진공 분위기에서 3분간 급속 열처리한 텅스텐 실리사이드의 경우 비저항이 ∼160 μΩ·cm이었고, 불소확산에 의한 산화막의 불균일한 성장도 발견할 수 없었다. 또한, WSix-SiO₂-Si (MOS) 캐패시터의 전기적 특성 분석 결과도 우수하였다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.69-75
• /
• 2004

본 논문에서는 온도 및 전원전압에 덜 민감한 기준전압을 위해 온-칩 필터를 사용하는 8b 220 MS/s 230 rnW 3단 파이프라인 CMOS A/D 변환기 (ADC) 회로를 제안한다. 제안하는 RC 저대역 필터는 기존의 큰 값을 가진 칩 외부의 바이패스 캐패시터를 사용하지 않고도 고속 동작 시 발생하는 여러 가지 잡음을 효과적으로 감쇄시키고 큰 R, C 부하에서도 기준전압의 정착시간을 줄인다. 시제품 ADC는 0.25 um CMOS 공정을 이용하여 설계 및 제작되었고, 입/출력단의 패드를 제외한 코어 면적은 2.25 ㎟ 이며 측정된 DNL 및 INL은 각각 -0.35～+0.43, LSB, -0.82～+0.71 LSB 수준을 보여준다. 또한, SNDR은 200 MS/s, 220 MS/s 샘플링 주파수에서 입력 주파수가 수 MHz에서 110 MHz까지 증가할 때 각각 43 dB 및 41 dB로 유지되었고, 입력주파수가 500 MHz 까지 증가할 때는 입력주파수가 110 MHz의 경우에 비해 3 dB 정도만 감소되었다.

• 대한전자공학회논문지TC
• /
• 제46권10호
• /
• pp.57-62
• /
• 2009

본 논문은 방사선 피폭량을 실시간으로 산출하기 위해 무선전력 전송용 13.56MHz의 안테나 설계를 위한 안테나 회로의 최적화 및 수치적 해석을 연구하였다. 리더기(Reader)에서 테크(Tag)로 무선으로 전력을 전송하기 위해서 안테나 주파수 대역 중 13.56MHz는 유도 전류를 이용한 루프 안테나에 많이 이용하고 있다. 본 논문은 전자유도 방식의 원리를 이용해 안테나 LC 공진을 위한 수치적 계산을 통해 L과 C 값을 산출하여 실제 측정치와의 값과 비교하였다. 또한 안테나 회로의 최적화 튜닝 및 안테나 포트의 매칭을 위해 공진(Resonance)용 캐패시터를 가변하여 스코프로 안테나 코일으 양단의 전압이 최고시점을 관측하여 공진점을 찾아 보았다. 이러한 실험은 무선으로 전력을 공급 받을 수 있는 무선전력 전송 시스템에 응용되어 매우 유용하게 활용될 것으로 기대된다.

• 대한전자공학회논문지TC
• /
• 제44권1호
• /
• pp.69-78
• /
• 2007

T-DMB 및 mobile-DTV를 위한 주파수 합성기를 1.8V $0.18{\mu}m$ CMOS 공정으로 설계하였다. VCO는 PMOS를 사용하여 위상잡음을 감소시켰고, 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 920MHz-2100MHz 대역에서 동작이 가능한 것을 확인하였다. 버렉터 캐패시턴스의 선형 특성을 개선하는 버렉터 바이어스 개수를 2개로 최소화 하였고, 버렉터 스위칭 기법으로 $K_{VCO}$(VCO 이득)를 일정하게 유지할 수 있었다. 추가적으로, VCO 이득 보정 회로를 이용해서 VCO 이득을 유지하면서, VCO 이득의 간격을 일정하게 유지하도록 설계하였다. VCO와 PFD, CP, LF는 Cadence Spectre를 이용하여 검증하였고, 분주기는 Spectre와 Matlab Simulink, ModelSim, HSPICE를 이용하여 검증하였다. VCO의 소모 전력은 10mW, 56.3%의 tuning range, 1.58GHz 출력 주파수에서 -127dBc/Hz @ 1MHz offset(오프셋)의 잡음 특성을 확인하였다. 주파수 합성기의 전체 소모 전력은 18mW, 주파수 합성기의 고착시간은 약 $140{\mu}s$이다.

• 전기화학회지
• /
• 제3권4호
• /
• pp.241-245
• /
• 2000

비정질 $MnO_2\;nH_2O$ 전극재료를 사용한 pseudo-capacitor를 설계 제작하여 특성을 평가하였다. 100mV/s의 cyclic voltammogram으로부터 측정한 결과, 이 전극재료의 안정한 potential window는 1V이고 비용량은 250F/g이었다. TDMA(Time Division Multiplex Algorithm) pulse 시험에서 TDMA 시스템 (2 parallel-pseudo-capacitor systems) 은 0.22V의 ohmic voltage drop과 0.38V의 capacitor voltage drop을 보여주었다. 이 TDMA system의 total voltage drop이 0.60V이므로 TDMA 위성통신 휴대전화의 요건인 1V maximum voltage drop을 충족하였다. 또한, 이 system의 ESR과 비용량은 각각 $55m{\Omega}$과 105mF이었다. 따라서 이 TDMA system이 위성통신 휴대전화를 위한 load-leveling 캐패시터로 응용 가능함을 확인하였다.