• Title/Summary/Keyword: 채널길이

Search Result 655, Processing Time 0.03 seconds

Fabrication and Electrochemical Analysis of Back-gate FET Based on Graphene for O2 Gas Sensor

  • Kim, Jin-Hwan;Choe, Hyeon-Gwang;Kim, Jong-Yeol;Im, Gi-Hong;Jeon, Min-Hyeon
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2014.02a
    • /
    • pp.271-271
    • /
    • 2014
  • 본 연구에서는 최근 다양한 전자 소자로써의 연구가 진행되고 있는 그라핀을 SiO2/Si 기판 위에 전자빔 식각(Electron-Beam Lithography)을 이용하여 후면 게이트 전극 구조의 그라핀 채널을 갖는 삼단자 소자를 형성하고 가스 유입이 가능한 진공 Probe Measurement System을 이용하여 금속 전극과 그라핀 간의 접촉저항 (Rc) 및 길이가 다른 채널저항(Rch)를 구하고, 채널 길이, 가스 유량, 온도, 게이트 전압에 따른 I-V 변화를 측정함으로써, 후면 게이트 전극 구조의 그라핀 채널을 갖는 삼단자 소자의 가스 센서로서의 가능성을 연구하였다. 후면 게이트 전극 구조의 그라핀 채널을 갖는 삼단자 소자는 전자빔 식각(Electron-Beam Lithography)에 의해 패턴을 제작하고 Evaporator를 이용하여 전극을 증착 하였다. 소자의 소스 (Source)와 드레인 (Drain)은 TLM (Transfer Length Method)패턴을 이용하여 인접한 두 개의 전극간 범위를 변화시키는 형태로 제작함으로써 소스-드레인간 채널 길이가 다르게 하였다. 이 때 전극의 크기는 가로, 세로 각각 $20{\mu}m$, $40{\mu}m$이며 전극간 간격은 $20/30/40/50/60{\mu}m$로 서로 다르게 배열 하였다. 제작된 그라핀 소자는 진공 Probe Measurement System 내에서 게이트 전압(VG)를 변화시킴으로써 VG 변화에 따른 소자의 특성을 평가하였는데, mTorr 상태의 챔버 내로 O2 가스를 주입하여 그라핀의 Dangling bond 및 Defect site에 결합 된 가스로 인한 전기적 특성의 변화를 측정하고, 이 때 가스의 유량을 50 sccm에서 500 sccm 까지 변화시킴으로써 전기적 특성 변화를 측정하여 센서 소자의 민감도를 평가하였다. 또한, 서로 다르게 배열한 소스-드레인 간의 채널 길이로 인하여 채널과의 접촉 면적에 따른 센서 소자의 민감도 또한 평가할 수 있었다. 그리고 챔버 내 온도를 77 K에서 400 K까지 변화시킴으로써 온도에 따른 소자의 작동 범위를 확인하고 소자의 온도의존성을 평가하였다.

  • PDF

Performance analysis of Reservation-Based Medium Access Control in the DS-CDMA System (DS-CDMA 시스템에서 예약 기반 매체접근제어의 성능 분석)

  • 이상민;반태원;조유제;송재섭;정제미
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1999.10c
    • /
    • pp.256-258
    • /
    • 1999
  • 본 논문에서는 DS-CDMA 시스템에서 예약 기반 MAC 플로토콜의 성능을 분석한다. 본 논문에서 고려하고 있는 예약 기반 MAC 프로토콜은 NAK 방식과 Request 큐잉 방식이다. NAK 방식은 예약 요구를 수락할 수 없는 경우에 NAK를 전송하여 전송 불가를 통지하는 방식이며, Request 큐잉 방식은 예약 요구를 수락할 수 없을 경우에 기지국에 예약 요구 패킷을 저장하는 방식이다. 그리고 이러한 두 방식에 채널 유지 기능을 추가한 방식을 함께 고려한다. 각 방식에서 패킷의 길이를 변화시키면서 수율과 평균 전달 지연 시간을 비교하였다. 성능 분석 결과 패킷의 길이가 짧은 경우에는 예약 방식의 성능이 매우 낮으며, 패킷의 길이가 길어지면 성능이 향상되는 것을 알 수 있다. 그리고 채널 유지 기능을 추가함으로서 전반적인 성능이 향상되며, 채널 유지 방식에서는 패킷간의 도착 시간, 예약 과정의 지연 시간 등을 고려해서 최적의 채널 유지 시간을 설정해야 함을 알 수 있다.

  • PDF

Relation of Breakdown Voltage and Channel Doping Concentration of Sub-10 nm Double Gate MOSFET (10 nm 이하 DGMOSFET의 항복전압과 채널도핑농도의 관계)

  • Jung, Hakkee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.21 no.6
    • /
    • pp.1069-1074
    • /
    • 2017
  • Reduction of breakdown voltage is serious short channel effect (SCE) by shrink of channel length. The deviation of breakdown voltage for doping concentration is investigated with structural parameters of sub-10 nm double gate (DG) MOSFET in this paper. To analyze this, thermionic and tunneling current are derived from analytical potential distribution, and breakdown voltage is defined as drain voltage when the sum of two currents is $10{\mu}A$. As a result, breakdown voltage increases with increase of doping concentration. Breakdown voltage decreases by reduction of channel length. In order to solve this problem, it is found that silicon and oxide thicknesses should be kept very small. In particular, as contributions of tunneling current increases, breakdown voltage increases.

Breakdown Voltage for Doping Concentration of Sub-10 nm Double Gate MOSFET (10 nm 이하 DGMOSFET의 도핑농도에 따른 항복전압)

  • Jung, Hakkee
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2017.05a
    • /
    • pp.688-690
    • /
    • 2017
  • Reduction of breakdown voltage is serious short channel effect (SCE) by shrink of channel length. The SCE occurred in on-state transistor raises limitation of operation range of transistor. The deviation of breakdown voltage for doping concentration is investigated with structural parameters of sub-10 nm double gate (DG) MOSFET in this paper. To analyze this, thermionic and tunneling current are derived from analytical potential distribution, and breakdown voltage is defined as drain voltage when the sum of two currents is $10{\mu}A$. As a result, breakdown voltage increases with increase of doping concentration. Breakdown voltage decreases by reduction of channel length. In order to solve this problem, it is found that silicon and oxide thicknesses should be kept very small. In particular, as contributions of tunneling current increases, breakdown voltage increases.

  • PDF

A study of effect of wall distance on flow around a cylinder (벽면 거리에 따른 원형 실린더 주변의 유동장 연구)

  • Ju, Dong-Guk;Jang, Gyeong-Sik
    • Proceeding of EDISON Challenge
    • /
    • 2014.03a
    • /
    • pp.649-653
    • /
    • 2014
  • 채널 내부에 장애물이 존재하는 유동 형태는 다양한 공학적 문제에서 나타나고 있으므로 여러 가지 형상 및 유동 조건에 따른 유동 특성 연구가 필요하다. 따라서 본 논문에서는 장애물의 형상을 일정한 크기의 원형 실린더로 설정하고 실린더는 위아래 채널 벽 중앙에 위치하도록 하여 2차원 채널 내에 원형 실린더가 존재하는 경우에 대하여 CFD연구를 수행하였다. 실린더와 위아래 채널 벽면과의 거리를 변화시켜 각각의 거리에 대해 유동 재부착 길이, 유동의 주기성, 항력계수 등의 유동 특성을 관찰하였다. 연구결과 각 간격[실린더벽면과 채널벽면간의 거리(G)/실린더지름(d)]이 0.5, 1, 2, 3, 5, 15에 따른 재 부착 지점(Reattachment Length)은 채널 벽면이 실린더로부터 멀어질수록 완전히 열린 유동장에서의 유동 재부착 지점에 수렴해간다는 것을 확인하였다. 즉 거리가 멀어질수록 벽면 영향이 줄어든다는 것을 확인하였다. 또한 각각의 경우에 대해 항력계수 값을 구하였고, 이를 완전히 열린 유동장에서의 항력계수 값과 비교해 보았다. 그 결과 벽면으로부터의 떨어진 거리가 5부터 벽면의 효과가 줄어들어 10이상이 되었을 때부터 그 영향이 아주 미미하다는 것을 확인하였다.

  • PDF

Analysis of Tunneling Current of Asymmetric Double Gate MOSFET for Ratio of Top and Bottom Gate Oxide Film Thickness (비대칭 DGMOSFET의 상하단 산화막 두께비에 따른 터널링 전류 분석)

  • Jung, Hakkee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.20 no.5
    • /
    • pp.992-997
    • /
    • 2016
  • This paper analyzes the deviation of tunneling current for the ratio of top and bottom gate oxide thickness of short channel asymmetric double gate(DG) MOSFET. The ratio of tunneling current for off current significantly increases if channel length reduces to 5 nm. This short channel effect occurs for asymmetric DGMOSFET having different top and bottom gate oxide structure. The ratio of tunneling current in off current with parameters of channel length and thickness, doping concentration, and top/bottom gate voltages is calculated in this study, and the influence of tunneling current to occur in short channel is investigated. The analytical potential distribution is obtained using Poisson equation and tunneling current using WKB(Wentzel-Kramers-Brillouin). As a result, tunneling current is greatly changed for the ratio of top and bottom gate oxide thickness in short channel asymmetric DGMOSFET, specially according to channel length, channel thickness, doping concentration, and top/bottom gate voltages.

Direct Simulation of Compression and Pumping Characteristics for a Gaede-Type Drag Pump (분자드래그펌프의 압축 밀 배기특성 해석)

  • 이영규;이진원
    • Journal of the Korean Vacuum Society
    • /
    • v.4 no.4
    • /
    • pp.343-349
    • /
    • 1995
  • 게데형 분자드래그펌프의 배기특성을 강구(hard sphere)분자모델과 NTC(No Time Counter)충돌 scheme을 이용한 직접모사 법의 하나인 DSMC(direct simulation Monte Carlo)방법을 이용하여 해석하였다. 해석에 사용된 모델은 높이가 일정하고, 길이가 높이의 1~3000배 사이인 이차원 채널이다. 자유분자영역으로부터 연속체 영역까지의 영역에서 최대압축비와 배기속도를 계산하였다. 계산결과 기존의 최대압축비 이론 결과는 채널내의 압력변화가 클 때는 큰 오차를 유발하는 것을 알 수 있었고, 유동방향의 기체분자의 통과확률은 채널 길이와 출구압력에 관계없이 거의 일정한 값을 갖는다는 것을 발견하였다.

  • PDF

EDISON 시뮬레이션을 활용한 실리콘 나노선 전계 효과 트랜지스터의 소자변수 분석

  • Sin, Jong-Mok;Park, Ju-Hyeon;Yu, Jae-Yeong
    • Proceeding of EDISON Challenge
    • /
    • 2013.04a
    • /
    • pp.210-213
    • /
    • 2013
  • 실리콘 나노선 전계 효과 트랜지스터(Field Effect Transisor: FET)의 특성을 시뮬레이션을 통해 연구하였다. 일반적인 트랜스컨덕턴스(transconductance) 값을 이용하여 소자의 전계 효과 이동도(field effect mobility)를 추출했고, Y-function 방법을 이용하여 저전계 이동도(low field mobility)와 문턱전압(threshold voltage)를 구했다. 채널길이가 10nm로 매우 짧을 때와 100nm의 일반적인 길이 일 때의 전하 이동도 특성을 비교하여 Si 나노선 FET의 쇼트 채널 효과(short channel effect)를 보았다.

  • PDF

The Analysis of Electric characteristics by Voltage Stress in Polycrystalline Silicon Thin Film Transistor (다결정 실리콘 박막 트랜지스터에서 DC 전압 스트레스에 의한 전기적 특성의 분석)

  • Chang, Won-Soo;Jung, Eun-Sik;Jung, Yon-Shik;Lee, Yong-Jae
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2002.05a
    • /
    • pp.202-205
    • /
    • 2002
  • 본 논문은 계속적인 소자의 이용은 전기적인 스트레스까지 야기시키는데, 특히 게이트에 인가되는 전압이나 전류 스트레스는 게이트 산화 막의 열화를 야기 시킬 수 있다. 유리기판위에 저온(${\leq}600^{\circ}C$)공정의 고상결정화을 통하여 다결정 박막 트랜지스터를 제작한 후, 이 소자에 게이트와 드레인에 전압 스트레스를 인가하여 출력 특상과 전달특성을 분석하였는데, 그 결과 다결정 실리콘 박막 트랜지스터의 전달특성은 게이트 와 드레인 전압에 의존하는데 임계전압은 긴 채널길이와 좁은 채널 폭에서 높고 출력특성은 갑자기 높은 드레인 전류가 흐른다. 전기적 스트레스가 인가된 소자는 드레인 전류를 감소시킨다. 결국 전계효과 이동도는 긴 채널길이와 좁은 폭의 채널에서 더 빠른 것을 알 수 있다.

  • PDF

Deviation of Threshold Voltage and Conduction Path for the Ratio of Top and Bottom Oxide Thickness of Asymmetric Double Gate MOSFET (비대칭 DGMOSFET의 상하단 산화막 두께비에 따른 문턱전압 및 전도중심의 변화)

  • Jung, Hakkee
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2014.10a
    • /
    • pp.765-768
    • /
    • 2014
  • 본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심의 변화에 대하여 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 산화막의 두께를 다르게 제작할 수 있어 문턱전압이하 영역에서 전류를 제어할 수 있는 요소가 증가하는 장점이 있다. 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심을 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였다. 이때 전하분포는 가우스분포함수를 이용하였다. 하단게이트 전압, 채널길이, 채널두께, 이온주입범위 및 분포편차를 파라미터로 하여 문턱전압 및 전도중심의 변화를 관찰한 결과, 문턱전압은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 채널길이 및 채널두께의 절대값보다 비에 따라 문턱전압이 변하였으며 전도중심이 상단 게이트로 이동할 때 문턱전압은 증가하였다. 또한 분포편차보단 이온주입범위에 따라 문턱전압 및 전도중심이 크게 변화하였다.

  • PDF