• 한국진공학회지
• /
• 제2권1호
• /
• pp.50-57
• /
• 1993

이원계 박막확산쌍에서 열처리 방법에 의한 고상 비정질화 반응의 경향성을 예측하기 위하여 유효 구동력 개념을 제시하였다. 고상 비정질화 반응은 두 원소의 물리적 혼합물과 비정질상간의 최대 자유에너지차로 주어지는 열역학적 구동력(ΔGmax)과 확산원소의 원자반경에 대한 기지의 유효 침입형자리 반경의 비로 주어지는 구조적 요소(Rm/d)가 충족될 때 일어나는 빠른 확산에 의하여 발생된다고 고찰하고, 유효 구동력 기준을 이용하여 금속/금속계 뿐만 아니라 금속/실리콘 계의 고상반응에 의한 비정질상 생성 경향성을 예측하고 실험결과들과 비교하여 잘 적용됨을 보였다. 또한, 유효 구동력 기준이 금속/실리콘 계에서 비정질상의 임계 성장두께 경향성의 예측에도 잘 적용됨을 보였다.

• E2M - 전기 전자와 첨단 소재
• /
• 제6권3호
• /
• pp.220-227
• /
• 1993

본 논문에서는 산화막의 두께가 23.angs.이며 질화막의 두께를 각각 530.angs., 1000.angs.으로한 캐패시터형 MNOS소자를 제작하고 기억특성을 비교, 분석하였다. 특성조사를 위해 자동 .DELTA. $V_{FB}$ 추적장치를 설계, 제작하여 사용하였다. 기억트랩밀도는 질화막 두께 530.angs.인 소자가 1000.angs.인 소자보다 0.18 x $10^{16}$ $m^{-2}$ 크며, 0.31 x $10^{8}$ V/m 낮은 산화막 전기장에서 전자가 주입되었으며 $10^{4}$sec경과후 포획전자의 유지율도 우수하였다. 또한 포획된 전자는 실리콘쪽으로의 역터넬링으로 인한 감쇠가 우세하게 나타났다. 펄스전압 인가에 따른 플랫밴드전압의 변화가 선형적으로 증가하는 영역에서는 산화막 전류가 지배적이었으며 포화하다 감소하는 영역에서는 질화막 전류의 영향이 컸다. 소거동작은 포획된 전자의 방출과 실리콘으로 부터의 정공주입이 동시에 일어남을 관측하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2007년도 추계학술발표대회 및
• /
• pp.142.1-142.1
• /
• 2007

• 마이크로전자및패키징학회지
• /
• 제21권1호
• /
• pp.45-50
• /
• 2014

반도체 미세구리배선 적용을 위하여 구리배선의 습식 표면처리 및 열 사이클에 따른 구리 박막과 실리콘질화막 도포층 사이의 계면접착에너지를 4점굽힘시험을 통해 정량적으로 평가하였다. 구리배선을 화학적 기계적 연마한 후 습식 표면처리를 통하여 구리 박막과 실리콘질화막의 계면접착에너지는 $10.57J/m^2$에서 $14.87J/m^2$로 증가하였다. $-45{\sim}175^{\circ}C$범위에서 250사이클 후, 표면처리를 하지 않은 시편의 계면접착에너지는 $5.64J/m^2$으로, 표면처리를 한 시편은 $7.34J/m^2$으로 감소하였으며, 모든 시편의 박리계면은 구리 박막과 실리콘질화막 계면으로 확인되었다. X-선 광전자 분광법으로 계면 결합 상태를 분석한 결과, 화학적 기계적 연마 공정 후 구리배선의 표면 산화물이 습식표면처리에 의해 효과적으로 제거된 것을 확인하였다. 또한, 열 사이클 처리동안, 구리 박막과 실리콘질화막의 큰 열 팽창 계수 차이로 인한 열응력으로 인하여 구리 박막과 실리콘질화막 계면이 취약해지고, 계면을 통한 산소유입에 따른 구리 산화층이 증가하여 계면접착에너지가 저하된 것으로 판단된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 C
• /
• pp.1137-1139
• /
• 1999

저가의 우수한 성능을 갖는 적외선 영상표시 소자 구현에 적합한 마이크로 볼로미터를 MEMS 기술을 사용하여 제작하였다. 작은 열질량을 갖는 마이크로미터 단위의 열적고립 구조(thermal isolation structure) 제작은 폴리이미드(PI2611)를 희생층으로 사용하여 최종적으로 ashing공정 단계에서 폴리이미드를 제거하여 마이크로 볼로미터 구조를 완성하였다. 이 때의 구조층으로는 PECVD 질화실리콘($SiN_x$) 박막, 감지층으로 산화바나듐($VO_x$) 박막을 사용하였다. 본 연구에서는 폴리이미드 패턴 형성시 건식식각 공정조건 변수에 따라서 패턴의 기울기를 조절하여 폴리이미드 측면에서 발생되는 불 균일한 박막 증착과 패터닝 문제를 개선하였다. 또한 저응력의 질화실리콘 박막을 사용하여 잔류응력에 의한 열적고립 구조의 뒤틀림 현상을 완화하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1994년도 제6회 학술발표회 논문개요집
• /
• pp.134-135
• /
• 1994

• 한국진공학회지
• /
• 제13권3호
• /
• pp.114-119
• /
• 2004

Si 원료물질로 $SiH_2Cl_2$, N 원료물질로 $NH_3$를 사용하여 증착온도 $550^{\circ}C$에서 P-type Si (100) 기판위에 실리콘 질화막을 원자층 증착 방법으로 형성하고 물리적, 전기적 특성을 평가하였다. 증착된 박막의 두께는 증착 주기의 횟수에 대해 선형적으로 증가하였고, Si와 N 원료물질의 공급량이 $3.0\times10^{9}$ L 일 때 0.13 nm/cycle의 박막 성장속도를 얻을 수 있었다. 원자층 증착된 박막의 물리적 특성을 기존의 저압화학증착 방법에 의해 증착된 박막과 비교한 결과, 원자층 증착 방법을 사용함으로써 기존의 방법보다 증착온도를 $200 ^{\circ}C$이상 낮추면서도 굴절률 및 습식에칭 속도 측면에서 유사한 물성을 가진 실리콘 질화막을 형성할 수 있었다. 특히, 원자층 증착된 박막의 누설 전류밀도는 3 MV/cm의 전기장에서 0.79 nA/$\textrm{cm}^2$로서 저압화학증착 방법에 의해 증착된 질화막의 6.95 nA/$\textrm{cm}^2$보다 우수하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.134-136
• /
• 2002

유리기판 위에서 제작된 다결정 실리콘 TFT(Thin Film Transistor) 에서는 열전도율이 낮은 실리콘 산화막 같은 물질이 사용되기 때문에 열에 대해서 낮은 임계점을 갖는다. 이로 인하여. 게이트와 드레인에 높은 전압이 걸리는 조건에서 동작시킬 경우에는 다결정 실리콘 TFT에서의 열화 현상이 두드러지게 나타나게 된다. 그러나, 열전도율이 실리콘 산화막(SiO2) 보다 열배 이상 높은 실리콘 질화막(SiNx)을 ILD(inter-layer dielectric) 재료로 사용했을 때 같은 스트레스 조건에서 다결정 실리콘의 신뢰성이 개선되는 것을 확인할 수 있었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1993년도 추계 학술발표 강연 및 논문 개요집
• /
• pp.77-77
• /
• 1993

• 한국세라믹학회:학술대회논문집
• /
• 한국세라믹학회 2003년도 추계총회 및 연구발표회 초록집
• /
• pp.215.1-215
• /
• 2003