• 대한전자공학회논문지SD
• /
• 제41권7호
• /
• pp.89-96
• /
• 2004

넓은 범위의 전압-제어 발진기 및 자동 이득 조절기의 실현을 위한 고선형 전압-제어 전류원(VCCS) 회로를 제안하였다. 제안한 VCCS는 전압 입력을 위해 이미터 폴로워, 전류 출력을 위해 이미터가 결합된 두 개의 공통-베이스 증폭기, 그리고 넓은 범위의 전류 출력과 높은 선형성을 얻기 위해 두 증폭기를 결합한 전류 미러로 구성된다. VCCS의 회로는 별도의 바이어스회로가 없이 단지 5개의 트랜지스터와 1개의 저항기만 사용하였다. 시뮬레이션 결과 제안한 VCCS는 5V의 공급전압에서 1V에서 4.8V까지의 제어-전압에 대하여 최대 0A에서 300㎃까지의 전류를 출력할 수 있다. 0㎃에서 300㎃의 출력 전류의 최대 선형 오차는 1.4 %이였다.

• 한국전자통신학회논문지
• /
• 제10권6호
• /
• pp.665-670
• /
• 2015

본 논문은 마이크로웨이브 수신기 구성을 위한 광대역 RF 증폭기를 설계 및 제작하였다. 제안한 광대역 RF 증폭기는 수신된 신호의 안정적인 증폭을 위하여 소스단자에 연결되는 비아까지 EM설계를 하였으며, 능동소자의 소오스(Source) 측이 이상적인 접지(GND)로 동작함에 따라 발진하는 요소를 최소화 하여 광대역에서 일정한 이득 특성 및 안정적인 증폭특성을 얻도록 하였다. 상용 GaAs FET를 사용하고, 광대역 마이크로웨이브 수신기의 IF 주파수 대역인 720 MHz, 4,595 MHz와 6,035 MHz에서 동작하도록 입력 및 출력 정합회로를 구성하였다. 제작 및 측정결과 500 MHz ~ 7 GHz의 광대역 특성을 나타내었으며, 전압이득은 737.5 MHz에서 6.0575 GHz까지 10.635 dB ~ 13.129 dB, 기본파와 제2차 고조파 사이에서 20 dBc 이상의 고조파 억압특성을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제43권4호
• /
• pp.16-22
• /
• 2006

본 논문에서는 CMOS 공정을 사용하여 기가비트 이더넷 응용을 위한 전치증폭기 회로를 구현하였다 대역폭 확장 및 노이즈 성능개선을 위해, regulated cascade 설계기법을 사용하였고 이로써, 광다이오드 및 TIA 입력단의 큰 기생 캐패시턴스를 대역폭 결정으로부터 효과적으로 차단하였다. 0.6um CMOS공정을 사용하여 구현한 1.25Gb/s 전치증폭기의 칩 측정 결과 58dBohm의 트랜스 임피던스 이득, 0.5pF 기생 광다이오드 캐패시턴스에 대해 950MHz의 대역폭과 6.3pA/sqrt(Hz)의 평균 노이즈 전류 스펙트럼 밀도, 5V 단일 전원전압으로부터 85mW의 전력소모를 보였다. 또한, 0.18um CMOS 공정을 사용하여 설계한 10Gb/s 전치증폭기는 RGC 기법과 인덕티브 피킹기술을 동시에 사용함으로써, 59.4dBohm의 트랜스 임피던스 이득, 0.25pF 기생 캐패시턴스에 대해 8GHz의 대역폭, 20pA/sqrt(Hz)의 노이즈 전류 스펙트럼 밀도, 1.8V 단일전압에 대해 14mW의 전력소모를 보였다.

• 전자공학회논문지C
• /
• 제36C권4호
• /
• pp.45-53
• /
• 1999

10Gbit/s 광수신기에 사용되는 전치증폭기, 리미팅증폭기, 그리고 판별회로 IC 등을 AlGaAs/GaAs HBT 기술을 이용하여 설계 제작하였다. 사용한 HBT는 차단주파수 55GHz, 최대 공진 주파수 45GHz 의 특성을 지닌다. 제작된 전치증폭기 와 PIN 광검출기를 이용해 광수신기 front-end를 구성하였는데, 측정된 이득은 46dBΩ, 3dB 대역폭은 12.3GHz 의 특성을 보였다. 리미팅증폭기는 소신호 이득 27dB, 3dB 대역폭 10.6GHz 특성을 보였으며, 입력 신호 전압 20mVp-p 이상에서 리미팅 동작이 이루어져 900mVp-p 신호를 출력하였다. 판별회로는 10Gbit/s에서 위상마진 300°, 입력 전압 수신감도 47mVp-p의 특성을 보였다.

• 한국멀티미디어학회논문지
• /
• 제5권6호
• /
• pp.753-758
• /
• 2002

본 논문에서는 ADSL용 아날로그 Front- end의 수신단과 송신단에 활용하기 위한 저전압 특성의 3V CMOS 프로그램머블 증폭기(PGA)를 설계하였다. 설계된 수신단의 PGA는 1.1MHz로 연속시간 저역통과 필터와 연결하여 0db에서 30db까지 이득을 조정해주며, 송신단의 PGA는 138MHz의 저역필터와 연결하여 15db에서 0db까지의 이득을 조정할 수 있다. 모든 PGA의 이득은 디지털 로직과 메인 컨트롤러에 의해서 프로그램 될 수 있도록 설계하였다. 설계된 PGA는 $0.35\mu{m}$ COMS 파라미터를 이용하여 Hspice시뮬레이션으로 그 특성을 확인하였다.

• 대한전자공학회논문지
• /
• 제5권1호
• /
• pp.13-25
• /
• 1968

고주파용 transistor를 이용한 광대역증폭기를 hybrid-π 등가회로를 이용하여 상세하게 분석하였다. 저주파와 고주파의 경우에 관한 해석을 하였고 이득과 대역폭및 입력 impedance와 출력 impedance를 주는 식을 유도하였다. 직렬궤환증폭기는 전압원으로 구동하여야하며 저저항부하로 동작시켜야 하고 병렬궤환증폭기는 전류원으로 구동하여야 하며 고저항부하로 동작시켜야 하는 것을 표시하였고 이 두가지 증폭단은 완충증폭단이나 변압기결합을 하지않고 결합시킬 수 있음을 표시하였다.

• 한국위성정보통신학회논문지
• /
• 제3권1호
• /
• pp.1-7
• /
• 2008

본 논문에서는 통신위성시스템 탑재를 위한 Ku-Band 선형화 채널증폭기 비행모델의 설계와 제작된 결과를 고찰하였다. 정착된 모든 서브모듈, 즉 가변이득증폭기, 가변전압감쇠기, 그리고 전치왜곡 보상회로를 위한 브랜치 라인 결합기와 검출기는 Thin-Film Hybrid 작업으로 제작되었다. 제작된 모듈의 성능은 초고주파 회로분석 시뮬레이션 툴과 우주환경에서의 전기적인 성능시험을 통하여 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1422-1423
• /
• 2008

UHF 모바일 RFID 밴드에서 고선형성을 가지는 CMOS 공통 게이트 저 잡음 증폭기를 제안하였다. 제안된 공통 게이트 구성은 고선형성과 광대역 특성을 가진다. 저 잡음 증폭기는 0.35${\mu}m$ (one poly, four metals) CMOS 공정을 사용하여 제작되었고, 제작된 공통 게이트 저 잡음 증폭기의 특성은 잡음 지수 3.2dB, P1dB 1.4dBm, 전압 이득 13.4dB를 가진다.

• 한국산학기술학회논문지
• /
• 제16권9호
• /
• pp.6247-6253
• /
• 2015

본 논문은 병렬 오차 증폭기 구조를 적용하여 과도응답특성 개선한 LDO 레귤레이터를 제안한다. 제안하는 LDO 레귤레이터는 고 이득, 좁은 주파수 대역의 오차증폭기 (E/A1)와, 저 이득, 넓은 주파수 대역의 오차증폭기 (E/A2)로 이루어지며, 두 오차증폭기를 병렬 구조로 설계해서 과도응답특성을 개선한다. 또한 슬루율을 높여주는 회로를 추가하여 회로의 과도응답특성을 개선하였다. 극점 불할 기법을 사용하여 외부 보상 커패시터를 온 칩 화하여 IC 칩 면적을 줄여 휴대기기 응용에 있어서도 적합하게 설계 하였다. 제안된 LDO 레귤레이터는 매그나칩/하이닉스 $0.18{\mu}m$ CMOS 공정을 사용하여 회로설계 하였고 칩은 $500{\mu}m{\times}150{\mu}m$ 크기로 레이아웃을 실시하였다. 모의실험을 한 결과, 2.7 V ~ 3.3 V의 입력 전압을 받아서 2.5 V의 전압을 출력하고 최대 100 mA의 부하 전류를 출력한다. 레귤레이션 특성은 100 mA ~ 0 mA에서 26.1 mV의 전압변동과 510 ns의 정착시간을 확인하였으며, 0 mA에서 100 mA의 부하 변동 시 42.8 mV의 전압 변동과 408 ns의 정착 시간을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.837-838
• /
• 2015

본 논문은 차량 충돌 방지 장거리 레이더용 고 이득 77-GHz CMOS 전력 증폭기를 제안한다. 이러한 회로는 1.8볼트 전원전압 및 77-GHz의 주파수에서 동작한다. 제안한 회로는 TSMC $0.13-{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{max}=120/140GHz$)으로 설계되어 있다. 전체 칩 면적을 줄이기 위해 가능한한 많은 부분을 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 가장 높은 전력이득과 가장 작은 칩 면적 특성을 보였다.