• 한국전자파학회논문지
• /
• 제29권5호
• /
• pp.336-343
• /
• 2018

본 논문에서는 Win 사의 상용 $0.25{\mu}m$ GaAs pHEMT 공정 기술을 이용하여 X-대역(10.5~13 GHz)에서 동작하는 수신부 코아-칩의 설계 및 제작을 보였다. X-대역 코아-칩은 저잡음증폭기, 4-비트 위상천이기, 직렬-병렬 컨버터(SPC: Serial to parallel data converter)로 구성되며, 크기는 $1.75{\times}1.75mm^2$로 지금까지 보고된 코아-칩 중 가장 소형의 크기를 갖는다. 사용 주파수 대역에서 이득 및 잡음지수는 각각 10 dB 이상, 2 dB 미만, 입출력 반사손실은 10 dB 미만이다. RMS 위상 오차는 12.5 GHz에서 $5^{\circ}$ 미만, P1dB는 2 dBm으로 타 코아-칩과 대등한 성능을 갖는다. 제작된 코아칩은 조립의 편의를 제공하기 위해 $3{\times}3mm^2$ 크기를 갖는 QFN 패키지로 패키지되었으며, 패키지된 코아-칩의 성능은 칩-자체의 성능과 거의 같음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.27-35
• /
• 2008

본 논문에서는 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 Software Defined Radio (SDR) 시스템 응용을 위한 14비트 150MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 고해상도를 얻기 위한 특별한 보정 기법을 사용하지 않는 4단 파이프라인 구조로 설계하였고, 각 단의 샘플링 커패시턴스와 증폭기의 입력 트랜스컨덕턴스에 각각 최적화된 스케일링 계수를 적용하여 요구되는 열잡음 성능 및 속도를 만족하는 동시에 소모되는 전력을 최소화하였다. 또한, 소자 부정합에 의한 영향을 줄이면서 14비트 이상의 해상도를 얻기 위해 MDAC의 커패시터 열에는 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 제안하였으며, 온도 및 전원 전압에 독립적인 기준 전류 및 전압 발생기를 온-칩 RC 필터와 함께 칩 내부에 집적하고 칩 외부에 C 필터를 추가로 사용하여 스위칭 잡음에 의한 영향을 최소화하였고, 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 최대 0.81LSB, 2.83LSB의 수준을 보이며, 동적 성능은 120MS/s와 150MS/s의 동작 속도에서 각각 최대 64dB, 61dB의 SNDR과 71dB, 70dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $2.0mm^2$ 이며 전력 소모는 1.2V 전원 전압에서 140mW이다.

• 센서학회지
• /
• 제5권2호
• /
• pp.29-36
• /
• 1996

본 논문에서는 전기기기 및 전력설비의 운전 조작중에 발생하는 극저주파 영역(ELF)의 자장을 측정 및 분석 할 수 있는 장치로써 멀티턴 루우프형 센서를 이용한 3차원 자장측정계에 대해 기술한다. 저주파특성의 개선과 왜곡없는 공간자장성분의 측정 등 우수한 성능을 얻기 위해서, 자장측정계를 멀티턴 루우프형 센서와 증폭기, 능동성 적분기로 구성하여 3차원적으로 설계 제작하였다. 교정실험을 통하여 측정계의 고유응답특성을 산출한 결과, 주파수대역은 x, y, z 축 각각 8[Hz]에서 53[kHz] 정도이고, 응답감도는 9.54, 9.21, $10.89[mV/{\mu}T]$이다. 진동성 임펄스전류발생기를 이용한 적용실험으로써 측정계의 신뢰성을 확인하였고, 소형 전등기의 기동시에 발생하는 자장과 측정거리에 따른 정상운전중의 자장특성을 측정 분석한 결과 자장의 세기는 각각 최대 15.8, $8.61[{\mu}T]$이며, 거리가 증가할수록 급격한 감소를 보였다.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.14-21
• /
• 2011

본 논문에서는 LTE-Advanced, Software defined radio(SRD)등 4G 이동통신 핵심기술에 응용 가능한 10b 500MS/s $0.13{\mu}m$ CMOS A/D 변환기(ADC)를 제안한다. 제안하는 AD는 저전력 특성을 만족하기 위해 특별한 보정기법을 포함하지 않는 단일 채널 형태로 설계되었으며, 500MS/s의 고속 변환속도를 만족하기 위해 폴딩 신호처리 기법을 사용하였다. 또한 하위 7b ADC의 높은 folding rate(FR)을 극복하기 위해 cascaded 형태의 폴딩 인터폴레이팅 기법을 적용하였으며, 폴딩 버스에서 발생하는 기생 커패시턴스에 의한 주파수 제한 및 전압이득 감소를 최소화하기 위해 folded cascode 출력단을 갖는 폴딩 증폭기를 설계하였다. 제안하는 ADC는 $0.13{\mu}m$ lP6M CMOS 공정으로 설계되었으며 유효면적은 $1.5mm^2$이다. 시제품 ADC의 INL, DNL은 10b 해상도에서 각각 2.95LSB, 1.24LSB 수준으로 측정되었으며, 입력주파수 9.27MHz, 500MHz의 변환속도에서 SNDR은 54.8dB, SFDR은 63.4dBc의 특성을 보인다. 1.2V(1.5V)의 전원전압에서 주변회로를 포함한 전체 ADC의 전력소모는 150mW ($300{\mu}W/MS/s$)이다.

• 한국전자파학회논문지
• /
• 제20권1호
• /
• pp.21-28
• /
• 2009

DFT(Discrete Fourier Transform) 확산 방식의 OFDM(Orthogonal Frequency Division Multiplexing) 통신 시스템은 PAPR(Peak-to-Average Power Ratio) 저감에 매우 효과적인 시스템이며, 3GPP LTE($3^{rd}$ Generation Partnership Project Long Term Evolution)의 상향 링크에 SC-FDMA(Single Carrier-Frequency Division Multiple Access)에 사용된다. SC-FDMA는 일반적으로 OFDM 시스템보다 위상잡음과 직교 불균형으로 인한 ICI(Inter-Carrier Interference)에서 더 성능 열화가 발생하며, 등화기에 심각한 영향을 미친다. 그러므로 본 논문에서는 상향 링크에서 신호 전송 시 발생하는 위상잡음과 직교 불균형(IQ Imbalance: In-phase/Quadrature Imbalance), 그리고 전력 증폭기(HPA: High Power Amplifier)의 백-오프 특성에 따른 영향을 분석하고, ICI 성분을 제거할 수 있는 효과적인 등화 알고리듬을 제시한다. 제안된 등화기는 FDE(Frequency Domain Equalizer) 방식을 기반으로 설계하였으며, 기존의 PNS(Phase Noise Suppression) 알고리듬을 FDE에 사용될 수 있도록 수정하고 개선하여 위상 잡음과 직교 불균형으로 인한 ICI를 보상한다. 시뮬레이션 결과를 통하여 back-off 5.5 dB 상태에서 위상 잡음 $0.06\;rad^2$, 위상 에러 5도, 진폭 에러 0.005인 경우, 위상 잡음과 직교 불균형을 보상하여 SNR=14 dB 정도에서 $BER=10^{-4}$의 성능을 만족할 수 있다.

• 대한의용생체공학회:의공학회지
• /
• 제25권4호
• /
• pp.269-275
• /
• 2004

인체내부의 각 조직은 서로 다른 저항률(resistivity)분포를 가지며, 조직의 생리학적, 기능적 변화에 따라 임피던스가 변화한다. 본 논문에서는 주로 기능적 영상을 위한 임피던스 단층촬영 (EIT, electrical impedance tomography) 시스템의 설계와 구현 결과를 기술한다. EIT 시스템은 인체의 표면에 부착한 전극을 통해 전류를 주입하고 이로 인해 유기되는 전압을 측정하여, 내부 임피던스의 단층영상을 복원하는 기술이다. EIT 시스템의 개발에 있어서는 영상복원의 난해함과 아울러 측정시스템의 낮은 정확도가 기술적인 문제가 되고 있다. 본 논문은 기존 EIT 시스템의 문제점을 파악하고 디지털 기술을 이용하여 보다 정확도가 높고 안정된 시스템을 설계 및 제작하였다. 크기와 주파수 및 파형의 변화 가능한 50KHz의 정현파 전류를 인체에 주입하기 위해 필요한 정밀 정전류원을 설계하여 제작한 결과, 출력 파형의 고조파 왜곡(THD, total harmonic distortion)이 0.0029%이고 진폭 안정도가 0.022%인 전류를 출력 할 수 있었다. 또한, 여러개의 정전류원을 사용함으로써 채 널간 오차를 유발하던 기존의 시스템을 변경하여, 하나의 전류원에서 만들어진 전류를 각 채널로 스위칭하여 공급함으로써 이로 인한 오차를 줄였다. 주입전류에 의해 유기된 전압의 정밀한 측정을 위해 높은 정밀도를 갖는 전압측정기가 필요하므로 차동증폭기, 고속 ADC및 FPGA(field programmable gate array)를 사용한 디지털 위상감응복조기 (phase-sensitive demodulator )를 제작하였다. 이때 병렬 처리를 가능하게 하여 모든 전극 채널에서 동시에 측정을 수행 할 수 있도록 하였으며, 제작된 전압측정기의 SNR(signal-to-noise ratio)은 90dB 이다. 이러한 EIT 시스템을 사용하여 배경의 전해질 용액에 비해 두 배의 저항률을 가지는 물체(바나나)에 대한 기초적인 영상복원 실험을 수행하였다. 본 시스템은 16채널로 제작되었으나 전체를 모듈형으로 설계하여 쉽게 채널의 수를 늘릴 수 있는 장점을 가지고 있어서 향후 64채널 이상의 디지털 EIT시스템을 제작할 계획이며, 인체 내부의 임피던스 분포를 3차원적 으로 영상화하는 연구를 수행 할 예정이다.

• 분석과학
• /
• 제29권2호
• /
• pp.79-84
• /
• 2016

최근 손안에 들어올 정도로 크기가 작아 범죄현장 등에서 사용이 가능하며, 다른 일반적인 장비들에 비해 가격이 1/10이하로 저렴하여 누구나 사용할 수 있는 MiniPCR^TM mini8 Thermal Cycler (Amplyus, Cambridge, MA, USA)가 개발되었다. 본 연구에서는 DNA감식에 일반적으로 사용되고 네 가지 종류의 상염색체 STR 다중증폭 키트들과 한 종류의 Y 염색체 STR 증폭키트, 그리고 미토콘드리아 DNA HV1/HV2의 염기서열 분석법을 사용하여 MiniPCR^TM mini8 Thermal Cycler의 성능을 Applied Biosystems사의 GeneAmp^® PCR system 9700와 비교하였다. STR 다중증폭키트 키트들의 민감도와 증폭 불균형 정도를 비교한 결과 두 PCR 장비에서 큰 차이가 없었으며, 미토콘드리아 DNA HV1/HV2의 염기서열 분석 결과도 동등하였다. MiniPCR^TM mini8 Thermal Cycler는 DNA 감식 실험실은 물론이고, 가격이 저렴해 학교와 개인이 간편하게 사용할 수 있으며, 휴대가 간편해 차량이나 야외에서 활용 될 수 있을 것으로 기대된다.

• 한국산학기술학회논문지
• /
• 제12권6호
• /
• pp.2747-2753
• /
• 2011

본 논문에서는, 휴대폰 플래시용 전원을 위한 PWM 전류모드 DC-DC 부스트 컨버터를 제안 하였다. 제안하는 DC-DC 부스터 컨버터는 5 Mhz의 스위칭 주파수로 구동되며, 인덕터와 커패시터의 실장면적을 줄여 휴대전화 소형화에 적합하도록 하였다. 전류모드 DC-DC 부스트 컨버터는 인덕터, 출력 커패시터, MOS 트랜지스터, 귀환저항 등으로 이루어지는 파워단 부분과 펄스폭 변조기, 오실레이터, 에러증폭기 등으로 이루어지는 제어부 블록으로 구성된다. 제안하는 회로는 $0.5\;{\mu}m$ 1-poly 2-metal CMOS 공정으로 설계 및 검증 하였다. 설계된 회로는 모의실험결과 듀티비가 0.15일 때 3.7 V 입력 전압 조건에서 출력 전압이 4.26 V가 나타났고, 출력 전류는 100 mA로 기존의 25 ~ 50 mA 보다 큰 출력을 얻었다. 본 논문의 DC-DC 컨버터는 휴대폰의 카메라 플래시를 고효율로 구동시키며 휴대전화의 소형화에도 기여 할 수 있을 것으로 사료된다.

• 한국통신학회논문지
• /
• 제35권8A호
• /
• pp.777-784
• /
• 2010

최근 수중 통신에 대한 관심이 급증하고 있으며, 수중 통신을 통한 음성 및 고해상도 영상 데이터와 같은 다양한 데이터 전송의 요구가 증가하고 있다. 수중 음향 통신 시스템의 성능은 수중 채널의 특성에 의해 크게 영향을 받으며, 특히 수중 채널 환경은 다중경로(Multi-path)에 따른 지연확산(delay spread)으로 인하여 데이터 전송 시 인접 심볼 간의 간섭(Inter Symbol interference: ISI)이 발생하여 통신의 성능을 저하시킨다. 본 논문에서는 지연 확산에 강한 성능을 나타내는 OFDM(Orthogonal Frequency Division Multiplexing) 기법을 수중 통신 시스템에 적용하고, OFDM의 CP(Cyclic Prefix)를 이용하여 수중 채널 환경의 다중경로로 인한 지연 확산을 보상한다. 하지만 수중 통신 시스템에 OFDM을 적용할 때, OFDM 시스템이 갖는 고유한 문제인 높은 PAPR(Peak-to-Average Power Ratio)이 발생한다. 그러므로 본 논문에서는 높은 PAPR로 인한 신호의 비선형 왜곡을 피하고 증폭기의 효율을 위하여 DFT-spread OFDM 기법을 적용한다. DFT-spread OFDM 방식은 IFFT 수행 이전에 DFT(discrete Fourier transform) 확산을 수행하여 각각의 병렬 데이터를 모든 부반송파들에 실어 줌으로써 좋은 PAPR 저감 효과를 얻는다. 그러므로 본 논문에서는 OFDM 시스템을 통해 수중 채널에서 지연 확산에 대한 성능 이득을 보이고, 일반적인 OFDM 시스템보다 DFT-spread OFDM이 수중 통신 환경에서 더 적합한 통신 방식임을 시뮬레이션을 통하여 보였다. 그리고 DFT-spread OFDM의 두 가지 자원 분배 방식(Interleaved, Localized)에 따른 성능을 분석하고 수중 통신 환경에서 자원 분배 방식에 따른 성능의 적응성에 대하여 논의하였다. 시뮬레이션 결과를 통해 CP 삽입을 통한 보상후의 BER 성능은 DFT-spread OFDM 방식이 일반 OFDM에 비하여 $10^{-4}$에서 약 5~6dB 정도 좋은 것을 보였으며, 자원 분배 방식에 따른 BER 성능을 비교하였을 때, Interleaved 방식은 Localized 방식에 비하여 $10^{-4}$에서 약 3.5dB 정도 좋은 것을 보였다.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.27-37
• /
• 1999

비냉각 열상장비의 핵심 부품으로 사용되는 InfraRed Focal Plane Array(IRFPA)용 CMOS ReadOut IC (ROIC)를 설계하였다. 설계된 ROIC는 64×64 배열의 Barium Strontium Titanate(BST) 적외선 검출기에서 검출되는 신호를 받아 이를 적절히 증폭하고 잡음제거 필터링을 거쳐 pixel 단위로 순차적으로 출력하는 기능을 수행하며, 검출기 소자와의 임피던스 매칭, 저잡음 및 저전력 소모, 검출기 소자의 pitch 등의 사양을 만족하도록 설계되었다. 검출기 소자와 전치 증폭기 사이의 임피던스 매칭을 위해 MOS 다이오드 구조를 기본으로 하는 새로운 회로를 고안하여 적용함으로써 표준 CMOS 공정으로 구현이 가능하도록 하였다. 또한, tunable 저역통과 필터를 채용하여 신호대역 이상의 고주파 잡음이 제거되도록 하였으며, 단위 셀 내부에 클램프 회로를 삽입하여 출력신호의 신호 대 잡음비가 개선되도록 하였다. 64×64 IREPA ROIC는 0.65-㎛ 2P3M (double poly, tripple metal) N-Well CMOS 공정으로 설계되었으며, 트랜지스터, 커패시터 및 저항을 포함하여 약 62,000여개의 소자로 구성되는 코어 부분의 면적은 약 6.3-{{{{ { mm}_{ } }}}}×6.7-{{{{ { mm}_{ } }}}}이다.