• 제목/요약/키워드: 주파수/전압 변환

검색결과 348건 처리시간 0.023초

저주파수대의 원자로 출력신호 점검을 위한 대수 카운트레이트 회로 (Log Count Rate Circuits for Checking Electronic Cards in Low Frequency Band Reactor Power Monitoring)

  • 김종호;최규식
    • 한국항행학회논문지
    • /
    • 제24권6호
    • /
    • pp.557-565
    • /
    • 2020
  • 원자로의 출력신호를 감시하는 노외중성자속감시계통의 열화상태를 점검하기 위해서는 원자로에서 방출되는 중성자 펄스를 감지하여 처리하는 전자카드에서 주파수형태로 감지하여 전압으로 변환한 후 대수 형태의 직류전압 값을 얻는 방법을 이용한다. 실제로 원전에서 적용하는 방법으로서는 주파수 카운터와 flip-flop 조합으로 이 과정을 수행하거나, 또는 다이오드펌프와 캐패시터의 조합을 이용하는 방법을 쓰며, 아직도 이 방법이 일반적으로 쓰이고 있다. 이 방법들은 높은 주파수에서는 신뢰성이 높으나 낮은 주파수에는 오차가 크고 측정시간도 오래 걸린다는 문제점이 있다. 따라서 본 연구에서는 고출력대의 고주파수 범위뿐만 아니라 중위출력 범위 주파수대, 그리고 극히 저출력 범위에 속해 있는 취약주파수대인 0.21 Hz~2 kHz 범위의 낮은 주파수대에 이르는 광범위한 주파수를 대수직류전압으로 신뢰성 높게 변환시킬 수 있는 장치를 개발하였다. 개발된 선택회로의 신뢰성을 확인하기 위하여 원전에서 사용되는 실제의 데이터값을 적용하여 테스트하였으며, 그 결과를 분석하여 선택회로의 정당성을 입증하였다.

주파수 매핑 함수를 이용한 광대역 주파수 자동 채널 선택용 디지털 TV 튜너 (The Broadband Auto Frequency Channel Selection of the Digital TV Tuner using Frequency Mapping Function)

  • 정영준;김재영;최재익;박재홍
    • 한국통신학회논문지
    • /
    • 제25권4B호
    • /
    • pp.613-623
    • /
    • 2000
  • 8-VSB(Vestigial Side-Band) 변조 기술을 이용하여 ATSC(Advanced Television Systems Committee) 규격을 만족하는 디지털 TV 튜너를 개발하였다. 이중(double)주파수 변환 및 능동 트래킹 여파기를 튜너 전치단에 이용하여 이미지 응답 및 IF(Intermediate Frequency)Beat 성분들의 억압, 인접 채널과 다채널 수신 시 상호 간섭배제 성능을 만족할 수 있도록 이용하였다. 그러나 NTSC(National Television Systems Committee) 튜너와는 달리, 이중 주파수 변환을 이용하는 디지털 TV 튜너는 트래킹 필터 및 첫 번째 전압제어발진기 사이의 주파수 상관 관계가 존재하지 않는다. 이러한 문제점을 해결하기 위하여 본 논문에서는 마이크로 콘트롤러, EEPROM(Electrically Erasable Programmable Read Only Memory), 디지털/아날로그 변환기, 차동 증폭기 및 스위치 드라이버가 조합된 하드웨어 및 트래킹 전압에 따른 주파수 특성에 대한 주파수 매핑을 구하여 자동 주파수 선택이 가능한 변형된 구조 및 방법을 제시하였다.

  • PDF

CMOS 스위치부를 갖는 L-대역 단측파대역 주파수 혼합기 및 C-대역 QVCO 설계 및 제작 (Design and Implementation of an L-Band Single-Sideband Mixer with CMOS Switches and C-Band CMOS QVCO)

  • 이정우;김남윤;김창우
    • 한국통신학회논문지
    • /
    • 제39A권12호
    • /
    • pp.691-698
    • /
    • 2014
  • CMOS 스위치부를 이용해 출력주파수의 상/하향 변환을 제어하는 L-대역용 단측파 대역 주파수 혼합기 회로(mixer)와 C-대역용 쿼드러쳐 전압 제어발진기(QVCO)를 제안하고 TowerJazz 사의 0.18 um RFCMOS 공정을 사용하여 설계 및 제작하였다. 제안된 주파수혼합기의 L대역 출력 특성은 변환이득 6.6~7.5 dB, 이미지 제거비 70 dBc, 단자간 격리도 65 dBc 이다. 전압 제어 발진기는 6.2~6.7 GHz 의 주파수 튜닝 범위에서 4 dBm 의 출력전력을 공급한다. 공급전압은 1.8 V이며, 주파수 혼합기 중심부와 스위치에 공급되는 총 전류는 36 mA, 전압 제어 발진기에 공급되는 총 전류는 23 mA 이다.

채널 폭 변화에 따른 전압-제어 발진기의 신뢰성 특성 (Reliability Characteristics of Voltage-Controlled Oscillator with Channel Width Variation)

  • 최진호;임인택
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 추계학술대회
    • /
    • pp.717-718
    • /
    • 2013
  • CMOS로 구성된 전압-제어 발진기의 채널 폭과 길이가 변화하면, 입력 전압에 따른 출력 주파수가 변화할 것이다. 본 논문에서는 FLL(Frequency Locked Loop) 회로의 구성 요소로 사용되는 전압-제어 발진기의 채널 폭 변화에 따른 전기적인 특성 변화를 시뮬레이션을 통하여 살펴보고자 한다. 그리고 변화하는 채널 폭에 따른 전압-제어 발진기의 신뢰성 특성을 향상하기 위한 방안을 살펴보고자 한다.

  • PDF

電壓型 Inverter

  • 정연택
    • 전기의세계
    • /
    • 제25권4호
    • /
    • pp.38-41
    • /
    • 1976
  • 최근 전력용 반도체소자를 이용하여 전력의 변환과 제어를 하는 Power electronics가 많은 발전을 하고 있는데 이것을 가장 많이 이용하는 분야는 전동기의 가변속 구동이다. 이중에서 교류전동기의 구동을 위한 가변 주파수 제어장치의 구성을 보면 전압형 Inverter, 전류형 Inverter 및 Cycloconverter등에 의한 것으로 대별된다. 교류전동기의 가변주파수 제어는 농형유도전동기의 경우가 가장 많고 동기전동기는 약간 있는 정도이다. 여기서는 이러한 제어에 쓴이는 전압형 Inverter의 대표적인 회로와 최근에 개발된 펄스폭 제어 Inverter의 동작 원리 및 특징등에 대하여 소개하고저 한다.

  • PDF

위상차 전압 변환기를 이용한 Fractional-N 위상고정루프 (A Fractional-N PLL with Phase Difference-to-Voltage Converter)

  • 이상기;최영식
    • 한국정보통신학회논문지
    • /
    • 제16권12호
    • /
    • pp.2716-2724
    • /
    • 2012
  • 본 논문에서는 기존의 fractional-N 위상고정루프의 가장 큰 문제점인 fractional 스퍼를 억제하기 위해 위상차-전압 변환기(Phase Difference-to-Voltage Converter : PDVC)를 도입하였다. PDVC는 위상주파수 검출기 출력 신호의 위상차에 따라 전하펌프의 전류량을 조절한다. 제안한 구조는 위상 주파수 검출기(phase frequency detector) 신호들의 위상차가 커지면 전하펌프(charge pump) 전류를 감소시켜 fractional 스퍼를 줄일 수 있는 구조이다. 회로는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하고 회로의 동작을 검증하였다.

동작온도에 무관한 Frequency-to-Voltage 변환 회로 (Temperature Stable Frequency-to-Voltage Converter)

  • 최진호;유영중
    • 한국정보통신학회논문지
    • /
    • 제11권5호
    • /
    • pp.949-954
    • /
    • 2007
  • 본 논문에서는 CMOS 공정을 이용하여 동작온도에 무관한 FVC(Frequency-to-Voltage Convener) 회로를 제안한다. FVC는 FLL(Frequency Locked Loop)의 핵심 회로로서 주파수 신호를 전압신호로 변환하는 회로이다. FLL 회로는 PLL(Phase-Locked Loop) 회로 같이 고정된 주파수 신호를 생성하는 회로지만, PLL과는 달리 위상비교기, charge pump, 저역 필터 등이 필요치 않아 간단히 회로를 구성할 수 있다. FVC 회로의 설계는 $0.25{\mu}m$ CMOS 공정을 이용하였다. 설계되어진 회로의 입력 주파수는 70MHz에서 140MHz를 사용하였다. 회로의 시뮬레이션 결과 동작 온도가 $0^{\circ}C$에서 $75^{\circ}C$까지 변화할 때 변환된 출력 전압의 변화는 상온에 비하여 ${\pm}2%$이내였다.

광대역 종합 통신망 응용을 위한 8b 52 MHz CMOS 서브레인징 A/D 변환기 설계 (An 8b 52 MHz CMOS Subranging A/D Converter Design for ISDN Applications)

  • 황성욱;이승훈
    • 전기전자학회논문지
    • /
    • 제2권2호
    • /
    • pp.309-315
    • /
    • 1998
  • 본 논문에서는 광대역 종합 통신망 응용을 위한 8b 52 MHz CMOS 서브레인징 (subranging) A/D 변환기 (analog-to-digital converter : ADC)를 제안한다. 제안된 A/D 변환기는 새로운 방식의 동작 순서 기법을 사용하여 기존의 이중 채널 서브레인징 A/D 변환기 동작에 존재하는 홀딩 시간 (holding time)을 제거함으로써 신호 처리 속도 (throughput rate)를 50 % 향상시켰다. 또한, 하위 비트 A/D 변환기에서의 잔류 전압처리에 인터폴레이션 (interpolation) 기법을 이용하여 A/D 변환기의 비교기에 사용되는 프리앰프의 수를 50 % 수준으로 줄임으로써 면적을 감소시켰다. 시제품 A/D 변환기는 0.8 um n-well double-poly double-metal CMOS 공정으로 제작되었고, 측정 결과, 5 V 전원 전압과 52 MHz 샘플링 주파수에서는 230 mW, 3 V 전원 전압 및 40 MHz 샘플링 주파수에서는 60 mW의 전력을 각각 소모한다.

  • PDF

$50\%$ 펄스폭 변환 회로 (A $50\%$ pulse width conversion circuit)

  • 김민아;최영식;권태하;최혁환
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
    • /
    • pp.331-334
    • /
    • 2004
  • 본 논문에서는 클록의 duty ratio가 변하였을 때, 그 클록의 duty ratio를 $50\%$의 duty ratio로 만들어 주는 Pulse Width Control Loop Circuit을 설계하였다. 기존의 논문에서는 duty ratio를 변화시키기 위해 각 duty ratio 마다 알맞은 제어 전압을 공급해하는 문제점이 있었다. 본 논문은 제어 전압이 변하지 않고 일정한 전압으로도 duty ratio를 변화시킬 수 있게 하여, 제어 전압 변화에 대한 문제점을 해결하였다. 설계, 시뮬레이션 결과 기존의 논문보다 간단해진 회로 구성으로 더욱 높은 주파수에서 동작하였다. 그리고 settling 시간도 기존의 논문의 l00ns 이상에서 5ns로 줄어듦을 확인할 수 있었다. 본 논문은 3.3V의 공급 전압에서 $0.35{\mu}m$ CMOS공정을 이용하여 설계하였고 동작 주파수는 500MHz-2GHz였고, settling 시간은 10n이하였다.

  • PDF

배터리 팩의 셀간 전압편차를 이용한 이산 웨이블릿 변환(DWT) 기반 SOH 예측방법 (Discrete Wavelet Transform-based SOH Prediction using the Voltage Deviation among the Cells of Li-Ion Battery Pack)

  • 김종훈;김우진;박종호;박정필
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2012년도 추계학술대회 논문집
    • /
    • pp.149-150
    • /
    • 2012
  • 본 논문에서는 배터리 팩을 구성하는 셀간의 전압편차를 이용한 이산 웨이블릿 변환(DWT;discrete wavelet transform) 기반 SOH(State-of-health) 예측방법을 소개한다. 충방전 전압은 DWT의 다해상도 분석(MRA;multi-resolution analysis)을 이용한 시간-주파수 분석을 통해 고주파 전압 성분(detail;$D_n$)과 저주파 전압 성분(approximation;$A_n$)으로 추가 분해되어 SOH 예측을 위한 추가정보를 제공한다. 각 성분의 통계처리(표준편차)를 통해 노화 이전과 이후의 성분값을 비교한다. 즉 프레시 배터리팩과 노화된 팩의 표준편차 기반 셀간 불균형을 서로 비교하여 SOH 예측이 가능하다.

  • PDF