• 한국응용과학기술학회지
• /
• 제24권1호
• /
• pp.54-60
• /
• 2007

이 논문에서는 게이트 절연막 위에 vapor deposition polymerization(VDP)방법을 사용하여 성막한 유기 점착층을 진공 열증착하여 유기 박막 트랜지스터(OTFTs)소자를 제작할 수 있음을 증명하였다. 우리가 제작한 Staggered-inverted top-contact 구조를 사용한 유기 박막 트랜지스터는 전기적 output 특성이 포화 영역안에서는 포화곡선을, triode 영역에서는 비선형적인 subthreshold를 확실히 볼 수 있음을 발견했다. $0.2{\mu}m$ 두께를 가진 게이트 절연막위에 유기 점착층을 사용한 OTFTs의 장 효과 정공의 이동도와 문턱전압, 그리고 절멸비는 각각, 약 0.4cm2/Vs, -0.8V, 106 이 측정되었다. 게이트 절연막의 점착층으로써 폴리이미드의 성막을 위해, 스핀코팅 방법 대신 VDP 방법을 도입하였다. 폴리이미드 고분자막은 2,2bis(3,4-dicarboxyphenyl)hexafluoropropane dianhydride(6FDA)와 4,4'-oxydianiline(ODA)을 고진공에서 동시에 열 증착 시킨 후, 그리고 $150^{\circ}C$에서 1시간, 다시 $200^{\circ}C$에서 1시간 열처리하여 고분자화된 막을 형성하였다. 그리고 점착층이 OTFTs의 전기적 특성에 주는 영향을 설명하기 위해 비교 연구하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2016년도 추계학술대회 논문집
• /
• pp.145-145
• /
• 2016

해양환경용 구조물은 극심한 부식 환경에 노출되어 있고 부식손상으로 인한 직간접적 경제적 손실이 발생하고 있는 상황이다. 이에 대한 방식대책으로써 음극방식법이 선박, 교량, 각종 화학장비에 널리 이용되고 있으며, 이러한 산업분야에 가장 흔히 적용되고 있는 음극방식 중 하나가 피방식체에 일정 전류 또는 음극 전위를 인가하는 외부전원법이다. 이는 전도성 부식환경인 해수환경 하에서 철강 및 해양환경용 구조 재료의 내식성을 월등히 향상시킬 수 있기 때문에 설계에 있어서 고급 내식재료 대신 경제적인 상용 재료를 적용할 수 있어 비용 절감효과를 가질 수 있다. 한편 적정 방식전위에서는 부식손상으로부터 강재를 보호하지만, 과방식 전위에서는 취성이 발생함으로써 내구성 감소의 역효과가 나타날 수도 있기 때문에 최적 방식전위의 규명은 반드시 필요하다. 따라서, 본 연구에서는 S355ML강에 대하여 천연해수 용액에서 다양한 정전위를 조건으로 전기화학실험을 실시하여 최적 방식전위를 규명하고자 하였다. 시험편은 에머리 페이퍼로 2000번까지 연마하였고, 아세톤과 증류수로 세척하여 실험하였다. 전기화학(정전위) 실험은 천연해수 속에서 $1.28cm^2$의 면적만을 노출시켜 진행하였으며, OCP로부터 -2.0V까지의 음극분극 곡선을 분석하여 정전위 조건들을 선정하였다. 그리고 외부 직류전원장치를 이용하여 1,200초 동안 다양한 정전위를 인가하였으며, 기준전극은 Ag/AgCl 전극을 이용하였다. 실험 후에는 주사전자현미경과 3D 현미경을 통해 시험편 표면을 관찰하였으며, 그 결과 일부 음극분극 구간에서 강재 표면에 전착물에 의한 뷸균일한 피막이 형성되었다. 또한, 일정 전위구간에서 용해 및 과전압에 대하여 표면손상 정도를 관찰하여, 해수환경 하에서 S355ML강의 최적 방식전위를 규명하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2016년도 추계학술대회 논문집
• /
• pp.109-109
• /
• 2016

철을 보호하는 코팅막에 있어서 현재는 우수한 희생방식성을 가지는 아연(Zn)이 많은 분야에서 활용되고 있지만 성능 향상을 위해서는 코팅막의 두께 증가가 필연적이다. 동일한 두께 혹은 그 이하에서 더 나은 내식성을 가지는 코팅막을 개발하는 목적으로 알루미늄(Al)과 마그네슘(Mg)을 이용한 코팅막의 개발을 진행하고 있으며 이 발표에서는 Al과 Mg의 코팅막을 다층으로 제작하여 이전 실험의 Al-Mg 코팅 강판과 비교 하였을 때 어떠한 특성이 나타나는지를 확인하였다. Al-Mg 코팅층은 99.999%의 Al, 99.99%의 Mg target을 사용하여 스퍼터링을 이용하여 냉연강판 위에 코팅하였다. 증발물질과 기판과의 거리는 7cm 이며, 기판은 세척을 실시한 후 클리닝 챔버에 장착하고 ${\sim}10^{-5}Torr$ 까지 진공배기를 실시하였다. 클리닝 챔버가 기본 압력까지 배기되면 아르곤 가스를 주입하고 기판홀더에 -800 V의 직류 전압을 인가하여 약 30분간 글로우 방전 청정을 실시하였다. 기판의 청정이 끝나면 아르곤 가스를 차단하고 코팅 챔버로 시편을 이송 후 코팅층 성분의 구성형태에 따라 Al과 Mg을 코팅하였다. Al-Mg 코팅층은 $5{\mu}m$의 두께를 기준으로 계면의 코팅층이 각각 Al과 Mg이며 다층으로 구성된 코팅층을 제작하였다. 그리고 후속 공정으로 질소 분위기 $400^{\circ}C$에서 10분간 열처리를 하였다. Al-Mg 코팅층을 주사전자현미경(SEM)으로 관찰한 결과, 표면에서는 Al 또는 Mg의 결정성 구조를 보였으며 단면에서는 다층의 경계를 조금이지만 확인할 수 있었으며 글로우방전분광기(GDLS)를 통해 열처리 후에는 층의 구분이 모호해 지는 것을 확인 할 수 있었다. 그리고 XRD를 통하여 열처리 후 Al-Mg 합금상의 생성도 확인하였다. 또한 Al-Mg가 다층으로 코팅된 강판을 염수분무시험을 통해서 내부식 특성을 확인하였다. Al-Mg 코팅 강판의 염수분무시험 결과, 모든 제작된 코팅층에서 열처리 전 보다 열처리 후 3배 이상의 내식성의 향상효과를 확인할 수 있었다. 이러한 결과로부터 열처리에 의한 합금상 생성 그리고 Al-Mg 박막의 미세구조 변화가 강판의 내식성에 영향을 미치고 있다는 것을 확인할 수 있었지만 다층 제작이 미치는 영향에 대해서는 좀 더 연구가 필요한 것으로 판단된다.

• 대한전자공학회논문지
• /
• 제20권6호
• /
• pp.11-17
• /
• 1983

본 연구는 explicit M.K.A.C. 알고리즘으로 마이크로프로세서를 사용하여 직류전동기 속도 제어를 하였다. 실험에 사용된 적응 제어 알고리즘으로는 먼저 지수함수적 가중 최소사승법 (exponentially wighted least square method: E.W.L.S) 알고리즘의 계산상의 불안정과 수행시간을 최소로 하기 위하여 시간 지연이 있는 E.W.L.S.알고리즘에 EDUt-_인수화법을 도입한 UDUt-인수화법 알고리즘을 사용하였고, 또한 gradient-type의 알고리즘으로도 초기에 dtatl-zollr을 갖는 직류전동기를 효과적으로 제어하기 위하여 gradient-type의 알고리즘에 smoothing polynomal과 상수ℓ을 사용한 SM gradient-쇼pe의 알고리즘을 제안하였다. UDTt인수화법 알고리즘을 적용한 결과 수행시간이 단축되었으며, SM gradient-type의 알고리즘의 경우는 dead-zone을 위한 기동전압을 사용하지 않고도 효과적인 속도제어를 할 수 있음을 확인하였다.

• 대한전자공학회논문지
• /
• 제21권5호
• /
• pp.46-54
• /
• 1984

3μm 게이트 길이를 가지는 n-well CMOS 공정이 개발되었고 이의 응용 가능성을 검토하였다. Thres-hold 전압은 이온주입으로 쉽게 조절할 수 있으며, 3μm 채널 길이에서 short 채널 효과는 무시할 수 있다. Contact 저항에 있어서 Al-n+ 저항값이 커서 VLSI 소자의 제작에 장애 요인이 될 것으로 보인다. CMOS inverter의 transfer 특성은 양호하며, (W/L) /(W/L) =(10/5)/(5/5)인 89단의 ring oscillator로부터 구한 게이트당 전달 지연 시간은 3.4nsec 정도이다. 본 공정의 설계 규칙에서 n-well과 p-substrate에 수 mA의 전류가 흐를 때 latch-up이 일어나며, well 농도와 n+소오스-well간의 간격에 크게 영향을 받는다. 따라서 공정과 설계 규칙의 변화에 따른 latch-up 특성에 집중적인 연구가 필요할 것으로 사료된다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.29-35
• /
• 2016

집적광학 $Ti:LiNbO_3\;1{\times}2$ Y-fed Balanced-Bridge 마하젠더 간섭기(YBB-MZI) 구조에 다이폴 패치 아테나를 적용해서 $1.3{\mu}m$ 파장대역에서 동작하는 전계센서를 구현하였다. BPM 전산모사를 통해서 소자 설계 및 동작성능을 검증하였고, $1.3{\mu}m$ 파장대역에서 ~16.6 V 스위칭전압과 이에 대응해서 소멸비는 ~14.7 dB로 측정되었다. 10 MHz, 50 MHz 각각의 주파수에서 감지 가능한 최소 전계는 1.12 V/m, 3.3 V/m로 측정 되었으며, 이에 대응되는 각 주파수에서 ~22 dB, ~18 dB의 다이나믹 범위가 측정되었다. 제작된 센서는 0.29~29.8 V/m 범위의 전계세기에 대해서 선형응답 특성을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.47-55
• /
• 2010

본 논문에서는 고해상도 저전력 SAR 타입 ADC(아날로그 디지털 변환기)의 면적을 획기적으로 줄이기 위해서 역 다중화기 (Demultiplexer)와 카운터 (Counter)를 이용하는 타이밍 레지스터 (Timing register) 구조를 제안하였다. 전통적으로 사용되는 쉬프트 레지스터에 기반을 둔 타이밍 레지스터 구조는 해상도가 증가될수록 면적이 급격하게 증가하고, 또한 잡음의 원인이 되는 디지털 소비 전력도 증가되는 반면, 제안하는 구조는 해상도 증가에 따른 에러 보정 회로의 면적과 소비 전력 증가를 줄일 수 있다. 0.18 um CMOS 공정을 이용하여 제작하였으며, 제안한 타이밍 레지스터 구조를 이용하여, 기존 구조 대비 5.4배의 면적 감소와 디지털 전력 최소화의 효과를 얻을 수 있었다. 설계한 12 비트 SAR ADC는 11 비트의 유효 비트 (ENOB), 2 mW (기준전압 생성 블록 포함)의 소비전력과 1 MSPS의 변환 속도를 보였으며, 레이아웃 면적은 $1mm{\times}1mm$ 이었다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.15-22
• /
• 2011

전계 측정시스템에서 센서 감지부로 $1.3{\mu}m$ 파장에서 동작하는 대칭/비대칭 구조의 Mach-Zehnder 간섭기를 구현하였다. BPM 전산모사를 통해서 소자를 설계하였고, $LiNbO_3$에 Ti 확산방법으로 구현된 채널 광도파로에 집중전극구조를 배열하여 집적광학 칩을 제작하였다. 대칭 구조로 위상차가 없도록 제작된 소자는 전기신호 200Hz, 1kHZ 구형 파형에서 반 파장전압 $V_{\pi}$=6.6V, 변조 깊이 100%, 75%로 각각 측정되었다. 한편 ${\pi}$/2 위상차를 갖도록 설계된 비대칭 구조에서는 DC 0V에서 측정된 출력 광세기가 최고치에 약 1//2에 해당됨을 확인하였으며, 1kHz 전기 신호를 인가해서 ${\pi}$/2 위상차 때문에 나타나는 전기적 현상들을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.45-51
• /
• 2011

본 논문에서는 $0.13{\mu}m$ CMOS 공정을 사용하여 800MHz~5.8GHz 대역 내 다양한 무선통신 표준을 포함하는 광대역 저잡음 증폭기(wideband-LNA)를 구현하였다. 저잡음 특성을 개선하기 위하여 제작한 LNA는 두 단으로 구성되었으며, 입력캐스코드 단 및 잡음신호만을 상쇄시키는 출력 버퍼단으로 구성하였다. 또한, 피드백 저항을 이용함으로써, 광대역 임피던스 매칭 효과 및 넓은 대역폭을 구현하였다. 측정결과, 811MHz~5.8GHz의 주파수 응답과 대역폭 내에서 최대 11.7dB의 전력이득 및 2.58~5.11dB의 잡음지수(NF)를 얻었다. 제작한 칩은 $0.7{\times}0.9mm^2$의 면적을 가지며 1.2V의 전원전압에서 12mW의 낮은 전력을 소모 한다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.52-57
• /
• 2011

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 이용하여 초고속 디지털 인터페이스 응용을 위한 4-채널 광 송신기를 구현하였다. 특히 VCSEL 드라이버 회로 내에 피드포워드 기법을 사용하였고, 프리앰프 회로 내에 펄스 폭 컨트롤 기법을 사용함으로써, 채널 당 2.5-Gb/s 동작속도를 가지며, 4mA의 바이어스 전류 및 $2{\sim}8mA_{pp}$의 모듈레이션 전류를 구동하고, 펄스 폭 왜곡을 줄이는 효과를 갖는다. 4-채널 광 송신기 어레이 칩의 면적은 $1.0{\times}1.7mm^2$ 이며, 단일 1.8V 전원전압에서 최대전류 구동 시 채널당 35mW의 낮은 전력을 소모한다.