• 제목/요약/키워드: 전압효율

검색결과 2,038건 처리시간 0.035초

HIT 태양전지 결정 실리콘 기판 및 비정질 실리콘 층의 최적조건 (The optimization of HIT solar cells on crystalline silicon substrates and amorphous silicon layers)

  • 유종훈
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 한국신재생에너지학회 2011년도 춘계학술대회 초록집
    • /
    • pp.110.2-110.2
    • /
    • 2011
  • 일본 Sanyo 사에 의해서 획기적으로 HIT 태양전지가 개발된 바 있다. 이러한 HIT 태양전지는 기존의 확산-접합 Si 태양전지에 비해서 저비용 고효율의 장점을 갖는다: 22% 이상의 변환효율, $200^{\circ}C$ 이하의 공정온도, 낮은 태양전지 온도 의존도, 높은 개방전압. 한편 Sanyo사의 HIT 태양전지는 n-형 Si 웨이퍼를 이용한 반면에, 최근 미국 National Renewable Energy Laboratory는 p-형 Si 웨이퍼를 이용해서 변환효율 19% 대의 HIT 태양전지를 개발한 바 있다. 그 동안 지속적으로 p-형 Si HIT 태양전지를 고효율화하기(< 22%) 위해서 많은 노력이 진행되어 왔지만 이와 같은 노력에도 불구하고 아직 p-형 HIT는 n-형 HIT 태양전지에 비해서 다소 성능면에서 떨어져 있다. 본 연구는 n- 및 p-형 실리콘 웨이퍼로 구성된 HIT 태양전지의 물리적인 차이점에 초점을 맞추고, 결정 및 비정질 실리콘 층의 역할에 대해서 연구하였다. 특히 태양전지 효율을 향상시키는 요소들로서 결정 실리콘의 불순물 준위(n- 및 p-형) 또는 비저항, 비정질 실리콘으로 구성된 emitter 층, intrinsic 층, 경계면이 고려되었다. 그리고 이러한 요소들이 HIT 태양전지에 미치는 영향을 조사하기 위해서 AMPS-1D 컴퓨터 프로그램을 사용하였고, 이를 통해서 HIT 태양전지의 결정 및 비정질 실리콘 층의 역할을 물리적 정량적으로 분석하였다. 본 연구에 적용되는 HIT는 ITO/a-Si:H(p+)/a-Si:H(i)/c-Si(n)/a-Si:H(i)/a-Si:H(n+) 및 ITO/a-Si:H(n+)/a-Si:H(i)/c-Si(p)/a-Si:H(i)/a-Si:H(p+)의 구조로서 다음과 같은 태양전지 특성을 갖는다: n-형 HIT의 경우, fill factor ~ 0.78, 단락전류밀도 ~ 38.1 $mA/cm^2$, 개방전압 0.74 V, 변환효율 22.3 % (그리고 p-형 HIT의 경우, fill factor ~ 0.76, 단락전류밀도 ~ 36.5 $mA/cm^2$, 개방전압 0.69 V, 변환효율 19.4 %).

  • PDF

위상 천이 풀-브릿지 컨버터를 위한 새로운 전압 진동 제거 기술 (Voltage Oscillation Reduction Technique for Phase-Shift Full-Bridge Converter)

  • 박기범;김정은;문건우;윤명중
    • 전력전자학회논문지
    • /
    • 제10권6호
    • /
    • pp.598-609
    • /
    • 2005
  • 기존의 위상 천이 풀-브릿지 컨버터는 변압기 2차측 다이오드의 전압 스트레스를 증가시키는 심각한 전압 진동 문제를 가지고 있으며, 이를 해결하기 위한 부가적인 스너버의 사용은 전체 시스템 효율의 저하를 초래한다. 본 논문에서는 부가적인 스너버의 사용없이 효과적으로 전압 진동 문제를 해결하는 위상 천이 풀-브릿지 컨버터의 새로운 동작 방식을 제안한다. 또한 제안된 방법은 동작 특성 상 넓은 영전압 스위칭 범위를 보장하므로 향상된 효율을 기대할 수 있다. 기존의 동작 방식과 비교하여 제안된 전압 진동 제거 기술의 동작 원리, 전압 진동 분석 및 설계 고려 사항을 나타내었으며, 420W사양의 시험모델을 제작하여 제안된 전압 진동 제거 기술의 타당성을 입증하였다.

고효율 및 고전력밀도 3-레벨 LLC 공진형 컨버터 (High-Efficiency and High-Power-Density 3-Level LLC Resonant Converter)

  • 구현수;김효훈;지상근;류동균;최흥균;한상규
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2017년도 전력전자학술대회
    • /
    • pp.182-183
    • /
    • 2017
  • 본 논문은 고효율 및 고전력밀도 3-레벨 LLC 공진형 컨버터를 제안한다. 전원회로의 고전력밀도화를 위해서는 고주파 구동이 필수적이지만 기존 LLC 컨버터는 스위칭 손실로 인하여 한계를 갖는다. 스위칭 손실은 스위치 전압 첨두치 감소를 통해 저감이 가능하다. 전압 첨두치는 4개 스위치의 직렬연결을 통해 저감시킬 수 있으며, 각 스위치의 전압평형을 위한 추가적인 회로가 필수적이다. 따라서 본 논문에서는 스위칭 손실을 저감시킴으로써 1MHz 고주파 구동이 가능하며, 단 하나의 캐패시터를 이용하여 모든 스위치의 전압평형을 이룰 수 있는 3-레벨 LLC 공진형 컨버터를 제안한다. 또한 제안회로의 전압평형 원리를 이용하여 n-레벨 컨버터로 확장 가능하여 스위치 전압 첨두치를 더욱 저감시켜 입력전압이 높은 응용례의 적용에도 적합하다. 제안회로의 타당성 검증을 위해 350W급 시작품을 제작하여 실험 결과를 제시한다.

  • PDF

저-전력 전력 관리 회로를 위한 DC-DC 변환기 (DC-DC Converter for Low-Power Power Management IC)

  • 전현덕;윤범수;최중호
    • 전기전자학회논문지
    • /
    • 제22권1호
    • /
    • pp.174-179
    • /
    • 2018
  • 본 논문에서 저전력 PMIC를 위한 고효율 DC-DC 변환기를 설계하였다. IoT 및 웨어러블 기기의 발전에 따라 전력 공급을 위한 고효율 에너지 습득 기술이 중요해지고 있다. 에너지 습득을 통해서 얻을 수 있는 전압은 낮고 넓은 분포의 값을 가지므로 이를 사용하기 위해서 넓은 입력 전압 범위에서 고효율을 얻을 수 있는 설계 기법이 필수적이다. 넓은 입력 전압 범위에서 일정한 스위칭 주파수를 얻기 위해 전원 전압 변화 감지 회로를 이용한 주파수 보상 회로를 설계했으며, 낮은 전력에서 고효율을 얻기 위해 burst-mode 제어 회로를 구성하여 정밀한 스위칭 동작을 제어하였다. 설계한 DC-DC 벅 변환기는 0.95~3.3V의 입력 전압 조건에서 0.9V를 출력하며 부하 전류가 180uA일 때 최대 78%의 효율을 얻을 수 있다.

3개의 스위치를 이용한 벅-부스트 컨버터 설계 (A Design of Three Switch Buck-Boost Converter)

  • 구용서;정준모
    • 전기전자학회논문지
    • /
    • 제14권2호
    • /
    • pp.82-89
    • /
    • 2010
  • 본 논문에서는 기존의 벅-부스트 컨버터의 효율 보다 높은 효율을 갖는 세 개의 DTMOS 스위칭 소자를 사용한 벅-부스트 컨버터를 제안하였다. 낮은 온-저항을 갖는 DTMOS 스위칭 소자를 사용하여 전도 손실을 줄이도록 설계하였다. DTMOS 스위칭 소자의 문턱 전압은 게이트 전압이 증가함에 따라 감소하고 그 결과 표준 MOSFET보다 전류 구동 능력이 높다. 제안한 컨버터는 넓은 출력 전압 범위와 높은 전류 레벨에서 높은 전력 변환 효율을 갖기 위해 PWM 제어법을 이용하였다. 제안한 컨버터는 최대 출력전류 300mA, 입력 전압 3.3V, 출력 전압 700mV~12V, 1.2MHz의 스위칭 주파수, 최대 효율 90% 갖는다. 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

낮은 배터리 전압의 승압을 위한 전기자동차용 DC-to-DC 컨버터 (DC-to-DC converter for electric vehicle to step a low battery voltage up)

  • 김선필;강필순
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2011년도 전력전자학술대회
    • /
    • pp.451-452
    • /
    • 2011
  • 본 논문에서는 낮은 배터리 전압을 효율적으로 승압하여 전기자동차 구동용 모터를 구동하기 위한 DC-link 전압을 확보하기 위한 승압형 컨버터를 제안한다. 제안하는 컨버터는 배터리와 출력 콘덴서가 직렬 결합되어 출력전압을 형성하는 구조로서 배터리 셀의 적층 수를 감소시킬 수 있어 구조적 신뢰성을 증가시킬 수 있고, 출력전압 전력반도체 소자 수를 최소화하여 전기적 신뢰성을 증가시킬 수 있는 장점을 가진다. 제안하는 컨버터의 이론적 분석을 기반으로 시뮬레이션을 통해 타당성을 검증한다.

  • PDF

작은 필터 사이즈를 갖는 고효율의 PWM 3레벨 컨버터

  • 김선태;김덕유;김재국;문건우
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2010년도 하계학술대회 논문집
    • /
    • pp.131-132
    • /
    • 2010
  • 본 논문에서는 작은 필터 사이즈를 갖는 영전압 스위칭이 가능한 PWM 3레벨 컨버터를 제안한다. 제안하는 컨버터의 모든 스위치의 전압 스트레스는 입력 전압의 반으로 제한되고, 2차측의 필터 앞단 전압이 3레벨 형태로 나타나 기존보다 작은 출력 필터 사이즈가 필요하다는 장점을 갖는다. 또한 두 개의 변압기로 전류를 분할함으로써 도통 손실을 줄일 수 있다. 효과를 확인하기 위해 500-600V 의 입력 전압과 60V 의 출력 전압을 갖는 500W 컨버터를 제작하여 실험하였다.

  • PDF

고밀도 플라즈마 소스를 적용한 고효율 스퍼터링 공정 개발

  • 김도근;이승훈;김종국
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2011년도 제40회 동계학술대회 초록집
    • /
    • pp.508-508
    • /
    • 2011
  • 스퍼터링을 이용한 박막 증착기술은 다양한 분야에 걸쳐 적용되어 왔으며, 스퍼터링 타겟 사용효율을 향상시키기 위해 마그네트론 구조 최적화 및 이온 소스 적용 스퍼터링 등의 기술이 연구되어 왔다. 또한 인듐과 같은 희토류 금속의 가격이 최근 상승함에 따라 고효율 스퍼터링기술의 필요성은 더욱 증대되었다. 본 연구에서는 고밀도 플라즈마 소스를 적용한 고효율 스퍼터링 공정을 개발하였다. 동공 음극방전에서 생성된 고밀도 플라즈마는 전자석 코일을 통해 형성된 자기장을 따라 스퍼터링 타겟 표면까지 수송되며, 음전위로 대전된 스퍼터링 타겟 표면에서는 가속되어 입사하는 이온에 의한 스퍼터링이 발생한다. 본 스퍼터링 공정 기술의 경우, 기존 마그네트론 스퍼터링 소스에서 나타나는 약 30%의 타겟 사용 효율을 뛰어넘는 약 80% 이상의 타겟 사용률을 보였다. 또한 고밀도 플라즈마 소스에서 공급되는 이온에 의한 스퍼터링 공정을 개발 함에 따라 스퍼터링 방전전압의 독립적 조절이 가능하다. 이에 따라 200 V 이하의 저전압 스퍼터링 공정을 통해 유연성 폴리머 기판 및 유기소자 상 저에너지 이온 증착이 가능하며, 1 kV 이상의 고전압 스퍼터링을 통해 추가적인 기판 전압 인가 없이 박막 치밀화 구현이 가능하다.

  • PDF

고효율 전류모드 승압형 DC-DC 컨버터용 집적회로의 설계 (A Design of Integrated Circuit for High Efficiency current mode boost DC-DC converter)

  • 이준성
    • 전자공학회논문지 IE
    • /
    • 제47권2호
    • /
    • pp.13-20
    • /
    • 2010
  • 본 논문에서는 PWM을 활용한 전류모드 고효율 PWM DC-DC 전원변환 집적회로(Integrated Circuit)를 설계하였다. IC에 인가할 수 있는 최대 전압은 40[V]이며 입력 전압이 DC 2.8[V]~330[V]일 때 출력 전압을 이 보다 높은 전압으로 바꿀 수 있는 한편 외부 저항비나 트랜스의 권선비를 조정하여 원하는 DC 전압을 만들어 낼 수 있다. 출력전압의 3[%] 오차를 유지하면서 3[A] 이상의 전류를 부하에 공급할 수 있도록 구현하였다. 제작공정은 0.6[um], 2P_2M CMOS 공정을 사용하였다. 전원전압이 3.6[V]일 때 대기상태에서 소비전력은 1[mW]이하이고 최대 전력변환 효율은 약 86[%]이다. 칩 사이즈는 2100*2000[um2]이며, 칩을 소형패키지에 내장하여 조립하였기 때문에 휴대형기기나 소형 전자기기에 적용이 편리하게 되어 있다.

상보형 전하이동 경로를 갖는 표준 CMOS 로직 공정용 고효율 전하펌프 회로 (Complementary Dual-Path Charge Pump with High Pumping Efficiency in Standard CMOS Logic Technology)

  • 이정찬;정연배
    • 대한전자공학회논문지SD
    • /
    • 제46권12호
    • /
    • pp.80-86
    • /
    • 2009
  • 전하펌프의 성능은 공급전압에 의해 크게 영향을 받는다. 본 논문에서는 표준 twin-well CMOS 로직 공정으로 제작 가능하며, 낮은 공급전압에서도 높은 효율을 갖는 새로운 전하펌프 회로를 제안하고 검증하였다. 제안한 전하펌프는 이중의 전하 전달 경로와 간단한 2-phase 클락을 사용한다. 한 주기의 펌핑 사이클 동안 각 펌핑 단에서 입력전압을 2배로 승압하며, 상보적으로 연결된 PMOS 트랜지스터를 전달 스위치로 사용하여 트랜지스터의 문턱전압에 의한 전압강하 없이 승압된 전압을 다음 승압 단으로 전달한다. 시뮬레이션과 측정을 통해 제안한 전하펌프를 검증하였으며, 동일한 공정조건에서 제작 가능한 기존 전하펌프들 보다 높은 출력전압과 큰 전류 구동능력 그리고 더 높은 전력효율을 가진다는 것을 확인하였다.