• 한국신재생에너지학회:학술대회논문집
• /
• 2011.05a
• /
• pp.110.2-110.2
• /
• 2011

일본 Sanyo 사에 의해서 획기적으로 HIT 태양전지가 개발된 바 있다. 이러한 HIT 태양전지는 기존의 확산-접합 Si 태양전지에 비해서 저비용 고효율의 장점을 갖는다: 22% 이상의 변환효율, $200^{\circ}C$ 이하의 공정온도, 낮은 태양전지 온도 의존도, 높은 개방전압. 한편 Sanyo사의 HIT 태양전지는 n-형 Si 웨이퍼를 이용한 반면에, 최근 미국 National Renewable Energy Laboratory는 p-형 Si 웨이퍼를 이용해서 변환효율 19% 대의 HIT 태양전지를 개발한 바 있다. 그 동안 지속적으로 p-형 Si HIT 태양전지를 고효율화하기(< 22%) 위해서 많은 노력이 진행되어 왔지만 이와 같은 노력에도 불구하고 아직 p-형 HIT는 n-형 HIT 태양전지에 비해서 다소 성능면에서 떨어져 있다. 본 연구는 n- 및 p-형 실리콘 웨이퍼로 구성된 HIT 태양전지의 물리적인 차이점에 초점을 맞추고, 결정 및 비정질 실리콘 층의 역할에 대해서 연구하였다. 특히 태양전지 효율을 향상시키는 요소들로서 결정 실리콘의 불순물 준위(n- 및 p-형) 또는 비저항, 비정질 실리콘으로 구성된 emitter 층, intrinsic 층, 경계면이 고려되었다. 그리고 이러한 요소들이 HIT 태양전지에 미치는 영향을 조사하기 위해서 AMPS-1D 컴퓨터 프로그램을 사용하였고, 이를 통해서 HIT 태양전지의 결정 및 비정질 실리콘 층의 역할을 물리적 정량적으로 분석하였다. 본 연구에 적용되는 HIT는 ITO/a-Si:H(p+)/a-Si:H(i)/c-Si(n)/a-Si:H(i)/a-Si:H(n+) 및 ITO/a-Si:H(n+)/a-Si:H(i)/c-Si(p)/a-Si:H(i)/a-Si:H(p+)의 구조로서 다음과 같은 태양전지 특성을 갖는다: n-형 HIT의 경우, fill factor ~ 0.78, 단락전류밀도 ~ 38.1 $mA/cm^2$, 개방전압 0.74 V, 변환효율 22.3 % (그리고 p-형 HIT의 경우, fill factor ~ 0.76, 단락전류밀도 ~ 36.5 $mA/cm^2$, 개방전압 0.69 V, 변환효율 19.4 %).

• The Transactions of the Korean Institute of Power Electronics
• /
• v.10 no.6
• /
• pp.598-609
• /
• 2005

Conventional phase shift full bridge (PSFB) converter has serious voltage oscillation problem across the secondary rectifier diodes, which would require the dissipate snubber circuit, thus degrades the overall efficiency. To overcome this problem a new simple voltage oscillation reduction technique (VORT) which effectively reduce the voltage oscillation of the secondary rectifier diodes for phase shift full bridge converter is proposed. Therefore, no dissipate snubber for rectifier diodes is needed. In addition, since it has wide zero voltage switching (ZVS) range, high efficiency can be achieved. Operational principle, analysis of voltage oscillation, and design consideration are presented compare with that of the conventional PSFB converter. To confirm the validity of the proposed VORT, experimental results from a 420W prototype are presented.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.182-183
• /
• 2017

본 논문은 고효율 및 고전력밀도 3-레벨 LLC 공진형 컨버터를 제안한다. 전원회로의 고전력밀도화를 위해서는 고주파 구동이 필수적이지만 기존 LLC 컨버터는 스위칭 손실로 인하여 한계를 갖는다. 스위칭 손실은 스위치 전압 첨두치 감소를 통해 저감이 가능하다. 전압 첨두치는 4개 스위치의 직렬연결을 통해 저감시킬 수 있으며, 각 스위치의 전압평형을 위한 추가적인 회로가 필수적이다. 따라서 본 논문에서는 스위칭 손실을 저감시킴으로써 1MHz 고주파 구동이 가능하며, 단 하나의 캐패시터를 이용하여 모든 스위치의 전압평형을 이룰 수 있는 3-레벨 LLC 공진형 컨버터를 제안한다. 또한 제안회로의 전압평형 원리를 이용하여 n-레벨 컨버터로 확장 가능하여 스위치 전압 첨두치를 더욱 저감시켜 입력전압이 높은 응용례의 적용에도 적합하다. 제안회로의 타당성 검증을 위해 350W급 시작품을 제작하여 실험 결과를 제시한다.

• Journal of IKEEE
• /
• v.22 no.1
• /
• pp.174-179
• /
• 2018

In this paper, design of high-efficiency DC-DC converter is presented for low-power PMIC (power management integrated circuit). As PMIC technologies for IoT and wearable devices have been continuously improved, high-efficiency energy harvesting schemes should be essential. Since the supply voltage resulting from energy harvesting is low and widely variable, design techniques to achieve high efficiency over a wide input voltage range are required. To obtain a constant switching frequency for wide input voltage range, frequency compensation circuit using supply-voltage variation sensing circuit is included. In order to obtain high efficiency performance at very low-power condition, accurate burst-mode control circuit was adopted to control switching operations. In the proposed DC-DC buck converter, output voltage is set to be 0.9V at the input voltage of 0.95~3.3V and maximum measured efficiency is up to 78% for the load current of 180uA.

• Journal of IKEEE
• /
• v.14 no.2
• /
• pp.82-89
• /
• 2010

In this paper, a buck-boost converter using three DTMOS(Dynamic Threshold Voltage MOSFET) switching devices is presented. The efficiency of the proposed converter is higher than that of conventional buck-boost converter. DTMOS with low on-resistance is designed to decrease conduction loss. The threshold voltage of DTMOS drops as the gate voltage increases, resulting in a much higher current handling capability than standard MOSFET. In order to improve the power efficiency at the high current level, the proposed converter is controlled with PWM(pulse width modulation) method. The converter has maximum output current 300mA, input voltage 3.3V, output voltage from 700mV to 12V, 1.2MHz oscillation frequency, and maximum efficiency 90%. Moreover, the LDO(low drop-out) is designed to increase the converting efficiency at the standby mode below 1mA.

• Proceedings of the KIPE Conference
• /
• 2011.07a
• /
• pp.451-452
• /
• 2011

본 논문에서는 낮은 배터리 전압을 효율적으로 승압하여 전기자동차 구동용 모터를 구동하기 위한 DC-link 전압을 확보하기 위한 승압형 컨버터를 제안한다. 제안하는 컨버터는 배터리와 출력 콘덴서가 직렬 결합되어 출력전압을 형성하는 구조로서 배터리 셀의 적층 수를 감소시킬 수 있어 구조적 신뢰성을 증가시킬 수 있고, 출력전압 전력반도체 소자 수를 최소화하여 전기적 신뢰성을 증가시킬 수 있는 장점을 가진다. 제안하는 컨버터의 이론적 분석을 기반으로 시뮬레이션을 통해 타당성을 검증한다.

• Proceedings of the KIPE Conference
• /
• 2010.07a
• /
• pp.131-132
• /
• 2010

본 논문에서는 작은 필터 사이즈를 갖는 영전압 스위칭이 가능한 PWM 3레벨 컨버터를 제안한다. 제안하는 컨버터의 모든 스위치의 전압 스트레스는 입력 전압의 반으로 제한되고, 2차측의 필터 앞단 전압이 3레벨 형태로 나타나 기존보다 작은 출력 필터 사이즈가 필요하다는 장점을 갖는다. 또한 두 개의 변압기로 전류를 분할함으로써 도통 손실을 줄일 수 있다. 효과를 확인하기 위해 500-600V 의 입력 전압과 60V 의 출력 전압을 갖는 500W 컨버터를 제작하여 실험하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.508-508
• /
• 2011

스퍼터링을 이용한 박막 증착기술은 다양한 분야에 걸쳐 적용되어 왔으며, 스퍼터링 타겟 사용효율을 향상시키기 위해 마그네트론 구조 최적화 및 이온 소스 적용 스퍼터링 등의 기술이 연구되어 왔다. 또한 인듐과 같은 희토류 금속의 가격이 최근 상승함에 따라 고효율 스퍼터링기술의 필요성은 더욱 증대되었다. 본 연구에서는 고밀도 플라즈마 소스를 적용한 고효율 스퍼터링 공정을 개발하였다. 동공 음극방전에서 생성된 고밀도 플라즈마는 전자석 코일을 통해 형성된 자기장을 따라 스퍼터링 타겟 표면까지 수송되며, 음전위로 대전된 스퍼터링 타겟 표면에서는 가속되어 입사하는 이온에 의한 스퍼터링이 발생한다. 본 스퍼터링 공정 기술의 경우, 기존 마그네트론 스퍼터링 소스에서 나타나는 약 30%의 타겟 사용 효율을 뛰어넘는 약 80% 이상의 타겟 사용률을 보였다. 또한 고밀도 플라즈마 소스에서 공급되는 이온에 의한 스퍼터링 공정을 개발 함에 따라 스퍼터링 방전전압의 독립적 조절이 가능하다. 이에 따라 200 V 이하의 저전압 스퍼터링 공정을 통해 유연성 폴리머 기판 및 유기소자 상 저에너지 이온 증착이 가능하며, 1 kV 이상의 고전압 스퍼터링을 통해 추가적인 기판 전압 인가 없이 박막 치밀화 구현이 가능하다.

• 전자공학회논문지 IE
• /
• v.47 no.2
• /
• pp.13-20
• /
• 2010

This paper describes a current mode PWM DC-DC converter IC for battery charger and supply power converter for portable electronic devices. The maximum supply voltage of IC is 40[V] and 2.8[V]~330[V] DC input power is converted to higher or programmed DC voltage according to external resistor ratio or wire winding ratio of transformer. The maximum supply output current is 3[A] over and voltage error of output node is within 3[%]. The whole circuit needed current mode PWM DC-DC converter circuit is designed. The package dimensions and number of external parts are minimized in order to get a smaller hardware size. The power consumption is smaller then 1[mW] at stand by period with supply voltage of 3.6[V] and maximum energy conversion efficiency is about 86[%]. This device has been designed in a 0.6[um] double poly, double metal 40[V] CMOS process and whole chip size is 2100*2000 [um2].

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.12
• /
• pp.80-86
• /
• 2009

In this paper, we present a new charge pump circuit feasible for the implementation with standard twin-well CMOS process technology. The proposed charge pump employs PMOS-switching dual charge-transfer paths and a simple two-phase clock. Since charge transfer switches are fully turned on during each half of clock cycle, they transfer charges completely from the present stage to the next stage without suffering threshold voltage drop. During one clock cycle, the pump transfers charges twice through two pumping paths which are operating alternately. The performance comparison by simulations and measurements demonstrates that the proposed charge pump exhibits the higher output voltage, the larger output current and a better power efficiency over the traditional twin-well charge pumps.