• Proceedings of the KIEE Conference
• /
• 1997.07c
• /
• pp.1048-1051
• /
• 1997

본 논문에서는 GPS 수신기를 이용하여 송전선 양단에 설치되어 있는 전류차동계전기들의 전류샘플링을 동기시키는 방법을 제안하고, 이를 이용한 전류샘플링 동기장치의 개발에 대해 설명 한다. 송전선 양단의 GPS 수신기들에서 만들어지는 서로 동기된 IPPS신호들을 이용해 샘플링 동기신호를 만들어 주고, 이를 이용해서 서로 동기된 전류샘플링이 적당한 계수값 지정과 함께 이루어지도록 A/D변환기와 메모리 그리고 프로그램형 논리 소자를 사용한다. 샘플링 동기신호를 만들어주기 위해서 GPS수신기와 10MHz발진기를 이용한 디지털 위상잠금회로(DPLL, Digital Phase- Locked Loop)를 구성 한다. 본 논문에서 제안하는 전류샘플링 동기방식은 통신을 이용한 기존의 방식에 비해 계전기의 계산부담을 덜어주고 보다 정확한 샘플링 동기를 얻을 수 있게 한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.306.1-306.1
• /
• 2014

정보화 시대의 발전에 따라 점점 더 많은 정보를 더욱 빠르게 처리할 수 있는 기기들이 요구되고 있다. 메모리는 그 중에서 핵심적인 부품으로써 소자의 고집적화와 고속화가 계속 진행되면서 기존의 메모리 소자들은 집적화에서 그 한계에 도달하고 있다. 기존 소자들의 집적화의 한계를 극복하기 위하여 새로운 비휘발성 메모리 소자들이 제안되었다. 그 중 resistive switching random access memory(ReRAM)은 저항의 변화특성을 사용하는 메모리로 간단한 구조를 가지고 있기 때문에 집적화에 유리하다는 장점을 가지고 있다. 그 외에도 빠른 동작 속도와 낮은 전압에서의 동작이 가능하여 차세대 메모리로써 각광받고 있는 추세이다. 본 연구실에서는 이미 nitride 물질을 기반으로 한 여러 ReRAM 소자들을 제안해 왔다. 그 중 AlN-based ReRAM 소자는 빠른 동작 속도와 좋은 내구성을 보인 바 있다. 하지만 상업화를 위해서 해결해야 할 문제점들이 아직 존재하고 있다. 대표적으로 소자의 배열에서 각 소자의 균일한 동작이 보증되어야 하기 때문에 소자의 셋/리셋 전압의 산포를 줄이고 동작 전류 레벨을 낮추어야 할 필요성이 존재한다. 이러한 ReRAM의 이슈를 해결하기 위해, 본 실험에서는 기존의 AlN-based ReRAM 소자에 Ti를 도핑 방법을 이용하여 소자의 동작 전압 및 전류의 산포를 줄이기 위한 연구를 진행 하였다. 본 실험은 co-sputtering 방법을 이용하여 Ti가 도핑된 AlN을 저항변화 물질로 사용하여 그 특성을 살펴보았다. Ti의 도핑 효과로 소자의 신뢰성 향상 및 동작 전압의 감소 등의 효과를 얻을 수 있었다. 이는 nitride 기반 물질에서 Ti dopant에 의해 형성된 TiN의 효과로 설명된다. TiN는 metallic한 특성을 지니고 있기에 저항변화물질 내에서 일종의 metallic particle의 역할을 수행할 수 있다. 따라서 conducting path의 형성과정에서 이러한 particle 들이 전계를 유도하여 좀 더 균일한 set/reset 특성을 나타내게 된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.82-82
• /
• 2010

유기 쌍안정성 소자는 비휘발성 기억 소자 중에서 구조가 간단하고 제작비용이 저렴하며 유연성을 가지기 때문에 많은 연구가 진행되고 있다. 현재 유기물/무기물 나노복합소재를 사용하여 소자 성능 향상이 기억소자의 성능 향상을 위하여 여러 가지 유기물/무기물 나노복합소재를 사용하여 제작한 유기 쌍안정성 소자가 유연성을 가진 비휘발성 기억소자로 대두되고 있다. 본 연구에서는 ZnO 나노입자를 포함한 PMMA 복합층을 사용하여 제작한 유기 쌍안정성 기억소자를 제작하여 메모리 특성을 조사하였다. 이와 더불어 활성층에 효과적인 전하주입을 위하여 전극과 PMMA/ZnO 층 사이에 $C_{60}$ 층을 삽입한 구조를 가진 메모리 소자의 성능 향상에 대하여 연구하였다. Indium tin oxide 가 증착된 유리 기판위에 $C_{60}$ 층을 스핀코팅 방법으로 적층하였다. 1 wt% ZnO 나노입자와 1 wt% PMMA를 혼합하여 스핀코팅 방법으로 $C_{60}$ 층 위에 박막을 형성하였다. 그리고, 전극으로 Al을 열증착으로 형성하였다. $C_{60}$ 층이 있는 유기 쌍안정성 기억 소자와 $C_{60}$ 층이 없는 두 가지의 소자에 대하여 전류-전압 (I-V) 특성을 측정하여 각각의 소자에서의 전류 히스테리시스 현상이 발생하는 원인을 규명하였다. I-V 특성 결과와 전자적 구조를 사용하여 유기 쌍안정성 소자에서의 쓰기, 지우기 및 읽기 동작에 대한 과정을 설명하였다. 두 소자의 I-V 특성을 비교하므로 $C_{60}$ 층을 사용하여 유기 쌍안정성 소자의 성능이 향상됨을 알 수 있었다. 또한 $C_{60}$ 층을 사용하여 제작된 유기 쌍안정성 소자의 성능이 향상된 원인을 규명하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.29.1-29.1
• /
• 2011

ReRAM은 metal-oxide-metal구조로 차세대 비활성 메모리를 대체하기 위하여 연구되어왔다. ReRAM은 낮은 전력 소모와 다른 두 저항상태 사이의 높은 scalability를 갖는 장점이 있지만 높은 reset전류와 일정하지 않은 저항 값을 갖고 있어 실용화에 어려움을 겪고 있다. 저항변화현상의 메커니즘은 일반적으로 일정 전압이 가해 졌을 때, MIM 구조의 산화물 내에서 필라멘트가 형성되었다 파괴되는 것으로 알려져 있다. 저항스위칭 메모리의 작동능력을 증진시키기 위해서는, oxide층의 두께조절, 산화층과 electrode 사이의 계면 특성 연구가 필요하다. 본 연구에서는, 전기화학증착법을 이용하여 Au-NiO-Au segmented 나노와이어 구조를 만들었다. 전기화학증착 방법을 이용하면 에칭 손상없이 간단하게 나노 구조체를 형성 할 수 있고, 나노 사이즈로 제작된 산화층이 전도성 필라멘트가 형성되는 영역을 제한하여 reset전류를 줄일 수 있는 장점이 있다. 또한 열처리 과정에서 Au가 NiO부분에 diffusion되는 현상을 이용하여 doping에 따른 switching 변화 특성도 관찰하였다.

• Journal of Advanced Marine Engineering and Technology
• /
• v.32 no.1
• /
• pp.162-168
• /
• 2008

In this paper, we analyzed the heat transfer phenomenon and the reset current variation of PRAM device with thickness of phase change material using the 3-D finite element analysis tool. From the simulation, Joule's heat was generated at the contact surface of phase change material and bottom electrode of PRAM. As the thickness of phase change material was decreased, the reset current was highly increased. In case thickness of phase change material thin film was $200\;{\AA}$, heat increased through top electrode and reset current caused by phase transition highly increased. And as thermal conductivity of top electrode decreased, temperature of unit memory cell was increased.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1279-1280
• /
• 2007

$Al_{2}O_{3}$ 절연막을 전하포획층으로 이용하여 Top 게이트 ZnO 나노선 전계효과트랜지스터를 제작하였고, 메모리 효과를 관찰하였다. $Al_{2}O_{3}$ 층을 게이트 절연막과 전하포획층으로 사용하였다. 대표적인 Top 게이트 ZnO 나노선 전계효과트랜지스터에 대하여 게이트 전압을 Double sweep 하였을 때의 드레인 전류-게이트 전압 특성이 반시계 방향의 히스테리시스와 문턱전압변화를 나타냈다. 펄스 형태의 게이트 전압을 1초 동안 인가한 후에, 드레인 전류-게이트 전압 특성의 문턱전압 변화가 0.3 V에서 0.8 V로 증가하였다. 이러한 특성은 게이트 전극에서 음전하 캐리어가 음의 게이트 전압에 대하여 $Al_{2}O_{3}$ 층에 충전되고, 양의 게이트 전압에 대하여 방전되는 것을 나타낸다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.366-366
• /
• 2012

무기물 나노입자를 포함한 유기 박막인 나노 복합체를 사용하여 제작한 비휘발성 메모리 소자는 공정의 간단함과 낮은 전력구동이 가능하다는 장점 때문에 차세대 비휘발성 메모리 소자로 각광받고 있다. 다양한 나노입자를 포함한 유기 박막을 사용한 비휘발성 메모리 소자에 대한 연구는 많이 진행되었지만, 코어-쉘 나노입자가 poly (methylmethacrylate) (PMMA) 유기 박막에 분산되어 있는 나노 복합체를 활성층으로 사용하여 제작한 비휘발성 유기 메모리 소자의 전기적 특성과 메모리 메커니즘에 대한 연구는 비교적 미미하다. 본 연구에서는 코어-쉘 나노 입자가 PMMA 박막 안에 분산되어 있는 나노복합체를 사용한 비휘발성 메모리 소자를 제작하여 전기적 특성, 정보 유지력 및 메모리 스위칭 동작에 대하여 관찰 하였다. 소자 제작을 위해 hexane 안에 들어 있는 코어-쉘 나노입자를 Chlorobenzene에 용해되어 있는 PMMA에 넣어 초음파 교반기를 사용하여 나노입자를 고르게 분산하였다. 코어-쉘 나노입자가 PMMA에 고르게 분산 된 용액을 전극으로 사용 할 Indium-tin-oxide가 성장된 glass 위에 스핀코팅을 한 후 열처리를 하여 용매를 제거한 후 코어-쉘 입자가 PMMA에 분산되어 있는 박막을 형성하였다. 코어-쉘 입자가 PMMA에 분산된 나노복합체 위에 Al을 상부전극으로 열 증착하여 비휘발성 메모리 소자를 제작하였다. 제작된 소자의 전류-전압 (I-V) 특성을 측정결과는 특정한 두께에서 낮은 전도도 (ON state)와 높은 전도도 (OFF state)가 존재하는 쌍안정성 특성을 확인하였다. 코어-쉘 나노입자가 포함되지 않은 소자에서는 쌍안정성 특성이 보이지 않아 코어-쉘 나노입자가 비휘발성 메모리 소자의 기억 특성을 나타내는 중요한 저장 매체가 됨을 알 수 있었다. 제작된 메모리 소자의 메모리 동작에 대한 메커니즘 설명은 I-V와 에너지 밴드 구조를 사용하여 설명할 것이다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.75-75
• /
• 2009

반도체 및 전자기기 산업에 있어 비활성메모리 (NVM)는 중요한 부운을 차지한다. NVM은 디스플레이 분야에 많은 기여를 하고 있으며, 특히 AMOLED에 적용이 가능하여 온도에 따라 변하는 구동 전류, 휘도, color balance에 따른 문제를 해결하는데 큰 역할을 한다. 본 연구는 NNN 구조에서 터널 층을 $SiN_X$ 박막에서 $SiO_XN_Y$ 박막으로 대체하기위한 $SiO_XN_Y$ 박막을 이용한 NNO구조의 NVM에 관한 연구이다. 이로 인하여 보다 얇으면서 우수한 절연 특성을 가지는 박막을 사용함으로써 실리콘 층으로부터 전하의 터널링 효과를 높여 전하 저장 정도를 높이고, 메모리 retention 특성을 향상시키는 터널 박막을 성장 시킬 수 있다. 최적의 NNO 구조의 메모리 소자를 제작하기 위하여 MIS 상태로 다양한 조건의 실험을 진행하였다. 처음으로 블로킹 박막의 두께를 조절하는 실험을 진행하여 최적 두께의 블로킹 박막을 찾았으며, 다음으로 전하 저장 박막의 band gap을 조절하여 최적의 band gap을 갖는 $SiN_X$ 박막을 찾았다. 마지막으로 최적두께의 $SiO_XN_Y$박막을 찾는 실험을 진행하였다. MIS 상태에서의 최적의 NNO 구조를 이용하여 유리 기판 상에 NNO 구조의 NVM 소자를 제작하였다. 제작된 메모리 소자는 문턱전압이 -1.48 V로 낮은 구동전압을 보였으며, I-V의 slope 값 역시 약 0.3 V/decade로 낮은 값을 보인다. 전류 점멸비($I_{ON}/I_{OFF}$)는 약 $5\times10^6$로 무수하였다. $SiN_X$의 band gap을 다양하게 조절하여 band gap 차이에 의한 밴드 저장 방식을 사용하였다. 또한 $SiN_X$은 전하를 전하 포획(trap) 방식으로 저장하기 때문에 본 연구에서의 메모리 소자는 밴드 저장 방식과 전하 포획 방식을 동시에 사용하여 우수한 메모리 특성을 갖게 될 것으로 기대된다. 우수한 비휘발성 메모리 소자를 제작하기 위해 메모리 특성에 많은 영향을 주는 터널 박막과 전하 저장 층을 다양화하여 소자를 제작하였다. 터널 박막은 터널링이 일어나기 쉽도록 최대한 얇으며, 전하 저장 층으로부터 기판으로 전하가 쉽게 빠져나오지 못하도록 절연 특성이 우수한 박막을 사용하였다. 전하 저장 층은 band gap이 작으며 trap 공간이 많은 박막을 사용하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.201.1-201.1
• /
• 2015

복합 유무기 혼합물을 사용하여 제작한 유기 쌍안정 메모리 소자는 저전력 소비, 고밀도 저장성, 높은 기계적 유연성, 저렴한 가격, 간단한 공정 과정 등의 장점들로 인하여 메모리 분야에서 많은 관심을 받고 있다. 그래핀 옥사이드층을 활용하여 만든 소자에 관한 연구는 이미 다양하게 진행되고 있으나, CdSe/ZnS 양자점을 활용한 메모리 소자에 관한 연구는 아직 많이 연구되고 있지 않다. 본 연구에서는 CdSe/ZnS 양자점을 그래핀 옥사이드에 내포한 유기 쌍안정 메모리 소자를 제작하여 메모리로써의 활용 가능성과 메커니즘을 확인하였다. Indium-tin-oxide (ITO) 기판을 세척한 후, CdSe/ZnS 양자점을 내포한 그래핀 옥사이드 층을 스핀코팅을 이용하여 1000 rpm, 3000 rpm, 1000 rpm으로 각각 3 s, 40 s, 3 s로 코팅한 후 핫플레이트에서 90oC로 30분 동안 열처리 한다. 이렇게 제작된 소자의 실온에서 전류-전압을 측정한 결과 높은 전도도와 낮은 전도도의 비율이 최대 [10]^3까지 나오는 것을 확인할 수 있었다. 투과전자 현미경 및 X선 광전자 분광법 측정결과 그래핀 옥사이드 층과 그 안에 내포된 양자점들의 유무를 확인할 수 있었다. 내구성을 측정한 결과 소자가 안정적이라는 것을 확인할 수 있었다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.22 no.10
• /
• pp.2123-2135
• /
• 1997

In this paepr, we consider resistive shorts on drain-source, drain-gate, and gate-source as well as opens in MOSFETs included in typical memory cell of VLSI SRAM. Behavior of memeory is observed by analyzing voltage at storage nodes of memeory and IDDQ(quiescent power supply current) through PSPICE simulation. Using this behavioral analysis, an effective testing algorithm of complexity O(N) which can be applied to both functional testing and IDDQ testing simultaeously is proposed. Built-In Self Test(BIST) circuit which detects faults in memories and Built-In Current Sensor(BICS) which monitors the power supply bus for abnormalities in quescent current are developed and imprlemented to improve the quality and efficiency of testing. Implemented BIST and BICS circuits can detect locations of faults and defects in order to repair faulty memories.