• 한국항행학회논문지
• /
• 제17권3호
• /
• pp.332-345
• /
• 2013

본 논문에서는 최근, 압전 변압기 기술의 급속한 발전을 이용하므로 자계의 잡음이 없고, 크기가 소형화되며 고효율과 고 전력 밀도, 누설자속이 없어 노이즈 발생이 없고, 공진주파수만을 이용하므로 출력파형이 정현파에 가까워 고조파 잡음이 없는 점을 이용하여 전기적인 등가회로를 적용하여 DC-DC 컨버터를 구현 하였다. 유도전동기 회전자 속도 개념에 자속 기준 모델 적용 시스템(FMRAS)을 적용하였다. 유도전동기의 벡터제어는 회전자 속도 정의의 추정값을 이용하여 실행 할 수 있고, 부가된 변화되는 모델로 회전자 목표값 계산을 수행 할 수 있다. 이 시스템은 PWM 공간 전압기법과 DC-DC 컨버터를 이용하여 벡터전류제어와 속도제어를 위한 PI제어기로 구성되어 있다. 제어를 위한 실행과 높은 속도계산을 디지털 신호 원칩 마이크로프로세서에 의해 수행 되었고, 시뮬레이션과 실험을 통해서 다양한 제어 방법의 타당성을 제시 하였다.

• 한국정보통신학회논문지
• /
• 제16권6호
• /
• pp.1250-1259
• /
• 2012

본 논문에서는 저전압 고해상도 축차근사형 아날로그-디지털 변환기를 위한 시간-도메인 비교기를 제안한다. 제안하는 시간-도메인 비교기는 클럭 피드-스루 보상회로를 포함한 전압제어지연 변환기, 시간 증폭기, 그리고 바이너리 위상 검출기로 구성된다. 제안하는 시간-도메인 비교기는 작은 입력 부하 캐패시턴스를 가지며, 클럭 피드-스루 노이즈를 보상한다. 시간-도메인 비교기의 특성을 분석하기 위해 다른 시간-도메인 비교기를 가지는 두 개의 1V 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기가 0.18-${\mu}m$ 1-poly 6-metal CMOS 공정에서 구현된다. 11.1kHz의 아날로그 입력신호에 대해 측정된 SNDR은 56.27 dB이며, 제안된 시간-도메인 비교기의 클럭 피드-스루 보상회로와 시간 증폭기가 약 6 dB의 SNDR을 향상시킨다. 구현된 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기의 전력소모와 면적은 각각 10.39 ${\mu}W$와 0.126 mm2 이다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제12권10호
• /
• pp.455-460
• /
• 2023

텍스트 증강은 자연어처리 모델의 성능 향상을 목적으로 원본 텍스트의 변환, 생성을 통하여 새로운 증강 텍스트를 생성하는 방법론이다. 기존 연구된 기법들은 표현적 다양성 부족, 의미 왜곡 , 한정적인 양의 증강 텍스트와 같은 한계점이 존재한다. 거대언어모델과 few-shot learning을 활용한 텍스트 증강은 이러한 한계점의 극복이 가능하지만, 잘못된 생성으로 인한 노이즈 발생의 위험성이 존재한다. 본 논문에서는 여러 후보 텍스트를 생성하고 적합한 텍스트를 증강 텍스트로 선정하는 TAGS를 제안한다. TAGS는 기존 텍스트 few shot learning을 통해 다양한 표현을 생성하면서 대조 학습과 유사도 비교를 통해 원본 텍스트가 적더라도 적합한 데이터를 효과적으로 선정한다. 이를 텍스트 증강이 필수적인 업무용 챗봇 데이터에 적용하여 60배 이상의 양적 향상을 달성하였다. 또한 증강 텍스트의 질적 향상을 확인하기 위해 실제 생성된 텍스트를 분석하여 원본 텍스트에 비해 의미론적, 표현적으로 다양한 텍스트를 생성함을 확인하였으며, 증강 텍스트로 실제 분류 모델을 학습하고 실험하여 실질적으로 자연어처리 모델 성능 향상에 도움이 되는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.31-38
• /
• 2005

본 논문에서는, UTMI호환 USB2.0 PHY 칩의 구조와 세부 설계 내용 전반에 대하여 기술하였다. 노이즈 채널 환경에서, 수신데이터의 유효성을 판단하기 위한 방법으로 squelch 상태 검출 회로 및 전류모드 슈미트-트리거 회로를 설계하였으며, 레플리카 바이어스 회로를 사용한 온칩 종단(ODT) 회로와, 480Mbps 데이터 송신을 위한 전류모드 차동 출력 구동회로를 설계하였다. 또한, 플레시오크로너스 클럭킹 방식을 사용하는 USB 시스템에서, 송수신단 사이의 주파수 차이를 보상하기 위하여, 클럭데이터 복원회로와 FIFO를 사용한 동기화 회로를 설계하였다. 네트웍 분석기를 이용한 손실전송선(W-model) 모델 파라미터를 측정을 통해 추출하였으며, 설계를 위한 시뮬레이션 과정에 활용하였다. 설계된 칩은 0.25um CMOS 공정으로 제작하였으며, 이에 대한 측정 결과를 제시하였다. IO패드를 제외한 칩의 코어 면적은 $0.91{\times}1.82mm^2$ 이었고, 2.5V 전원전압에서 전체 전력소모량은, 480MHz 동작 시 245mW, 12MHz 동작 시 150mW로 시뮬레이션 되었다.

• 한국산학기술학회논문지
• /
• 제17권3호
• /
• pp.450-456
• /
• 2016

케이블에 인가되는 신호로 의사잡음 수열을 사용하여 인가신호와 반사신호의 시간 상관 분석을 실시하여 케이블 고장을 검출하는 STDR (sequence time domain reflectometry)은 노이즈 환경에 강하고, 단선, 합선을 포함한 간헐적 고장의 검출이 가능한 것으로 알려져 있다. 하지만 고장 위치의 거리가 멀거나 경미한 고장의 경우 반사신호의 감쇄가 크고 상관계수가 작아지게 되어, 케이블 고장 판별이 어렵거나 측정 거리 오차가 커진다. 또한 위상과 피크치 검출에 의한 고장 탐지 자동화가 어렵게 된다. 따라서 본 논문에서는 기존의 STDR의 고장 검출 성능을 향상시키기 위해 케이블에 인가되는 인가신호의 상관계수의 최댓값을 검출하고, 다음으로 인가신호를 제거하여 반사신호의 상관계수의 최댓값을 검출하는 알고리즘을 제안하였다. 제안된 방법은 저압 전력 케이블에서의 고장 검출 실험을 통해 성능을 입증하였다. 그 결과 제안된 방법은 신호가 감쇄되더라도 전통적인 STDR보다 고장 여부의 정확한 구분과 위치의 추적이 가능하였다. 또한 기준신호 제거와 상관계수의 정규화를 통해 위상과 최대값 검출 방법을 사용함으로써 자동 고장 판별과 거리 계산에 오류가 발생하지 않았다.

• 한국산학기술학회논문지
• /
• 제11권8호
• /
• pp.2968-2974
• /
• 2010

태양광 인버터는 계통과 태양광 시스템 사이의 공통 접속점에 고조파, 플리커, 고주파 노이즈가 없는 고품질 전력을 공급하는 핵심적인 역할을 한다. 일반적으로 비례-적분 (PI: Proportional Integral) 제어기는 정상상태 오차와 낮은 외란 제거 능력으로 인하여 교류 계통에서 만족할만한 성과를 얻지 못하나, 현장에서 이득 설정이 용이하므로 일반적으로 전압형 인버터 (VSI)에서 이용된다고 알려져 있다. 이 논문에서는 산업계에서 일반적으로 사용되는 비례-적분 제어기와 교류 계통의 상용주파수에서의 무한대의 이득 값을 가지며, 정상상태 에러 발생을 제거하며, 정지 좌표계에서 구현할 수 있는 비례-이득 (PR: Proportional Resonant) 제어기의 동작 원리, 설계 기법 등을 비교 분석하였다. PI와 PR 제어기의 분석 결과를 시뮬레이션과 실험을 통하여 그 타당성을 증명하였다. 두 제어기는 32-비트 고정소수점 연산을 하는 TMS320F2812 DSP 프로세서를 이용하여 구현하였고, 3kW 실험용 프로토타입 태양광 인버터를 제작하여 그 성능을 확인하였다.

• 한국정보통신학회논문지
• /
• 제20권12호
• /
• pp.2317-2325
• /
• 2016

본 논문은 reference driver를 이용한 10비트 10MS/s 축차근사형(SAR: Successive Approximation Register) 아날로그-디지털 변환기(ADC: Analog-to-Digital Converter)를 제안한다. 제안하는 SAR ADC는 커패시터형 디지털-아날로그 변환기(CDAC: Capacitive Digital-to-Analog Converter), 비교기, SAR 로직, 그리고 공급 전압 노이즈에 대한 내성을 향상시키는 reference driver로 구성된다. ${\pm}0.9V$의 아날로그 입력전압을 가지는 SAR ADC를 위해 reference driver는 0.45V, 1.35V의 기준 전압을 생성한다. 설계된 SAR ADC는 $0.18{\mu}m$ CMOS 공정을 이용하여 제작되었으며 1.8V의 공급전압을 사용하였다. 제안된 SAR ADC는 reference driver를 이용하여 +/- 200mV의 공급 전압 변화에서도 ${\pm}0.9V$의 입력 범위를 유지한다. 10MS/s의 샘플링 주파수에서 5.32mW의 전력을 소모한다. 측정된 ENOB는 9.11 비트 이며, DNL과 INL은 각각 +0.60/-0.74 LSB와 +0.69/-0.65 LSB이다.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.137-147
• /
• 2013

본 논문에서는 폴딩 구조에 저항열 인터폴레이션 기법을 적용한 1.2V 8b 1GS/s CMOS folding-interpolation A/D 변환기(ADC)에 대해 논한다. 기존 폴딩 ADC가 갖는 경계조건 비대칭 오차를 최소화하기 위해 홀수개의 폴딩 블록과 프랙셔널 폴딩 비율(fractional folding rate)을 사용하는 구조를 제안한다. 또한, 프랙셔널 폴딩기법을 구현하기 위해 덧셈기를 사용하는 새로운 디지털 인코딩기법도 제안한다. 그리고 iterating offset self-calibration 기법과 디지털 오차 보정 회로를 적용하여 소자 부정합과 외부 요인에 의한 노이즈 발생을 최소화하였다. 제안하는 A/D 변환기는 1.2V 0.13um 1-poly 6-metal CMOS 공정을 사용하여 설계 되었으며 $2.1mm^2$ 유효 칩 면적과(A/D 변환기 core : $1.4mm^2$, calibration engine : $0.7mm^2$), 350mW의 전력 소모를 나타내었다. 측정결과 변환속도 1GS/s에서 SNDR 46.22dB의 특성을 나타내었다. INL 과 DNL 은 자체보정회로를 통해 모두 1LSB 이내로 측정되었다.

• 디지털콘텐츠학회 논문지
• /
• 제18권7호
• /
• pp.1377-1386
• /
• 2017

본 논문에서는 개발 분야가 취약한 해양관련 기상기후와 파고를 실시간으로 측정할 수 있는 스마트 해양기상관측 파고 시스템을 제안하고자 한다. 현재 국내에서는 해양파고 측정 장치가 없으며 대부분 수입하여 사용하고 있다. 대부분 수입 제품은 긴 시간 동안 측정이 불가능 하고 실시간으로 데이터를 전송하지 못하는 단점을 가지고 있다. 따라서 본 논문의 스마트 해양기상관측 파고 시스템은 데이터로거 방식으로 실시간 해양기상을 관측하고 기존의 데이터로거가 가지고 있는 기능과 해양에서 사용할 수 있는 다양한 센서들을 동시에 적용하여 사용할 수 있다. 해양파고 측정은 칼만 필터 알고리즘을 적용하였고 실시간 파고를 측정할 때 발생되는 노이즈와 정확도를 높였다. 본 논문에서는 검교정 장치와 실제 해양 테스트를 통하여 알고리즘을 적용하였을 때와 적용하지 않았을 때를 실험하였고 실험을 통하여 결과를 도출하였다. 개발된 시스템은 해양에서 사용되는 시스템으로 충전이 가능한 리튬 인산철 배터리를 개발하였고 최적의 사용을 위하여 RTC 기반의 타이머를 이용하여 소비 전력을 최소화 하였다. 본 논문에서는 측정 주기에 따른 실험을 통하여 최적의 배터리 사용과 측정값을 도출하였다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.685-690
• /
• 2013

본 논문에서는 IEEE 802.15.4g MR-OFDM SUN 시스템에 적용 가능한 4개의 멀티채널 대역폭 및 최대 84 dB 전압이득을 제공할 수 있는 기저대역 수신기를 제안한다. 제안하는 기저대역 수신기는 연산증폭기를 이용한 저항 부궤환 구조의 가변 이득 증폭기 2개와 한 개의 Active-RC 5차 Chebyshev필터, 그리고 한 개의 DC-offset 제거회로로 구성된다. 제안하는 기저대역 수신기는 100 kHz, 200 kHz, 400 kHz, 그리고 600 kHz의 1 dB 다중 채널 차단 주파수를 지원하며, +7 dB에서 +84 dB까지 1 dB 단계로 전압 이득을 제공한다. 또한 제안하는 기저대역 수신기는 DC-offset 제거 회로를 사용함으로써 직접 변환 수신기 구조에서 발생되는 DC-offset 문제를 회피하였다. 모의실험 결과 제안하는 수신기는 최대 차동 신호 $1.5V_{pp}$의 입력 신호를 받아들일 수 있으며, 5 kHz와 500 kHz에서 42 dB, 37.6 dB 노이즈 지수를 각각 제공한다. 제안하는 I/Q기저대역 수신기는 $0.18-{\mu}m$ CMOS 공정으로 설계되었으며, 1.8 V의 전압으로 부터 총 17 mW 전력을 소모한다.