• Title/Summary/Keyword: 적화

Search Result 480, Processing Time 0.024 seconds

The Effects of Dielectric Passivation Overlayers for Submicron Thin Film Metallizations of ULSI Semiconductor Devices (초고집적 Submicron 박막금속화를 위한 Dielectric Overlayer의 Passivation 효과)

  • 김대일;김진영
    • Journal of the Korean Vacuum Society
    • /
    • v.3 no.1
    • /
    • pp.59-64
    • /
    • 1994
  • 극소전자 디바이스의 고집적화와 더불어 박막배선의 선폭은 0.5$\mu$m이하까지 축소되며 초고집적 submicron 박막금속화가 진행되고 있다. 미세회로에 적용되어지는 배선재료는 인가되는 고전류밀도로 인하여 electromigration 에 의한 결함이 쉽게 발생한다는 단점이있다. 금속박막 전도체위의 dielectric overlayer는 electromigration 에 대한 passivation 효과를 보여 극소전자 디바이스의 평균수명을 향상시 킨다.본 연구에서는 박막금속화에서 dielectric overlayer의 passivation 효과를 알아보기 위하여 약 3000 $\AA$ 두께의 Al,Al-1%Si, Ag 그리고 Cu 박막배선위에 증착하여 SiO2절연보호막의 유무에 따른 박막배선 의 수명변화 및 신뢰도를 측정하였다. 박막배선에 인가된 전류밀도는 1x106 A/cm2와 1x107 A/cm2 이었다. SiO2 dielectric overlayer는 Al,Al-1%Si Ag. Cu 박막배선에서는 electromigration에 대한 보호막 혀과를 보이며 평균수명을 모두 향상시킨다. SiO2 passivation 효과는 Al, Ag, Cu 박막중 Cu 박막배선에서 가 장 크게 나타났다. SiO2 dielectric overlayer가 형성되지 않은 경우 Al 박막배선의 수명이 가장 긴 것으 로 나타났으나 SiO2 가 형성된 경우는 Cu 박막배선의 수명이 가장 길게 나타났다.

  • PDF

나노초 및 피코초 레이저를 이용한 FPCB의 절단특성 분석

  • Sin, Dong-Sik;Lee, Je-Hun;Son, Hyeon-Gi;Baek, Byeong-Man
    • The Optical Journal
    • /
    • s.120
    • /
    • pp.69-73
    • /
    • 2009
  • 본 논문에서는 레이저 가공의 문제점인 FPCB에서의 낮은 생산성과 열영향을 보완하기 위한 실험내용을 다루고 있으며 극초단펄스 레이저와 나노초 UV레이저를 이용하여 FPCB의 기반재료인 FCCL(Flexible Copper Clad Laminate)를 절단하며 생산성 및 열영향을 비교하고 있다. 나노초 레이저는 피코초 레이저 경우에 비해 가공속도가 빨라 양산공정에 적합하며 피코초 레이저는 나노초 레이저에 비해 용융물이 적게 발생하여 다층/고집적화에 적합하나 출력이 낮은 단점이 있어 현단계에서의 양산가공으로의 적용이 어렵다는 결론이다. 그러나 여러 선도 업체에서 극초단 펄스레이저의 고출력화에 대한 시도가 이뤄지고 있으므로 생산성의 문제는 빠른 시일 내에 해결될 것으로 판단된다.

  • PDF

A Researches into the Improvement of a floating detection power using the point Laser Sensor (포인터 Laser 거리센서를 이용한 장착된 PCB 부품의 들뜸 검출력 향상에 대한 연구)

  • Park, Jong-Hyeop;Jeong, Jong-Dae
    • Proceedings of the Korean Society Of Semiconductor Equipment Technology
    • /
    • 2006.10a
    • /
    • pp.43-46
    • /
    • 2006
  • 본 논문은 PCB(printed circuit board)에 납땜이 되어 장착된 부품들의 들뜸 상태 검사 알고리즘에 관한 연구이다. 전자산업의 발달로 제품이 소형화, SMD화, 고집적화가 함께 추구되고 있으며, 특히 리드(lead)의 fine-pitch화 현상으로 인해 부품의 들뜸 상태 검사의 중요성은 매우 부각되고 있다. 따라서 본 논문에서는 2차원 포인터 레이저 거리센서를 이용하여 PCB위에 장착된 부품의 들뜸 상태를 검사하고자 한다. 이를 위해 레이저 측정용 장치를 제작하여 부품의 들뜸 검사 알고리즘의 유용성 및 들뜸의 상태 판단 여부를 확인하였다. 본 논문에서 사용한 기준 부품은 각칩 형태로 된 저항, 커패시터와 BGA 및 QFP이며 이 부품들을 이용하여 리드와 바디의 들뜸 상태를 검사하였다. 검사 기준으로 리드의 들뜸은 Scan Teaching 방식을 이용하였으며, 바디의 들뜸은 단차 Teaching 방식을 이용하였다.

  • PDF

고속 초정밀 장행정용 이중 서보 시스템의 고속 세틀링을 위한 모드 변경 제어 기법

  • Kim, Jeong-Jae;Choe, Yeong-Man;Kim, Gi-Hyeon;Gwon, Dae-Gap;Hong, Dong-Pyo
    • Proceedings of the Korean Society Of Semiconductor Equipment Technology
    • /
    • 2006.10a
    • /
    • pp.145-149
    • /
    • 2006
  • 반도체의 고집적화와 LCD의 대형화로 인해 웨이퍼 및 LCD 검사용 스테이지의 성능 향상이 요구된다. 본 논문에서는 고속의 검사속도, 서브마이크론의 검사 정밀도, 그리고 대행정 구동을 위한 이중 서보 시스템을 제안하였다. 이중 서보 시스템은 선형모터로 구동되고 공기베어링으로 가이드 되는 조동 구동부와 보이스 코일 모터(VCM)로 구동되고 공기베어링으로 가이드 되는 미세 구동부로 구성된다. 검사 효율을 향상시키기 위한 고속 세틀링을 위한 제어기로서 시간 최적 제어 기법과 시간 지연 제어기를 결합한 모드 변경 제어기를 제안하고 이중 서보 시스템에 구현하여 성능을 평가하였다.

  • PDF

High Density Stacking Process and Reliability of Electronic Packaging (전자 패키징의 고밀도 실장프로세스와 신뢰성)

  • Shin, Young-Eui;Kim, Jong-Min;Kim, Young-Tark;Kim, Joo-Seok
    • Journal of Welding and Joining
    • /
    • v.24 no.2
    • /
    • pp.10-16
    • /
    • 2006
  • 본 논문에서는 전자 패키징의 고밀도 실장 프로세스와 관련하여 많은 연구와 개발이 이루어지고 있는 무연 솔더의 양산적용시의 문제점 침 도전성 접착제 및 3차원 패키징 기술과 신뢰성 평가방법 등을 개략적으로 소개하였다. 현재 국제적 규약에 의한 무연 솔더의 사용이 의무화되어 가고, 이에 따라 기존 솔더의 전기적 접속성, 열 도전성, 접합성 등의 특성을 확보하기 위한 새로운 재료 및 공정에 대한 연구 및 개발이 필요한 시점이다. 또한 기존의 접합 방법에서의 고집적화 및 미세 피치의 한계를 넘기 위한 3차원 패키징 기술 등이 시도되고 있다. 따라서 신소재 개발 및 공정 변화에 맞는 새로운 신뢰성 평가 방법의 도출도 필요하다. 아울러 국내 대학 및 관련 연구소에서도 국제 경쟁력을 향상시키고 차세대 첨단 산업 분야의 신기술을 확보하고 이를 선도하기 위한 체계적인 연구 활동이 요구된다.

Fast Logic Minimization Algorithm for Programmable-Logic-Array Design (PLA 설계용 고속 논리최소화 알고리즘)

  • 최상호;임인칠
    • Journal of the Korean Institute of Telematics and Electronics
    • /
    • v.22 no.2
    • /
    • pp.25-30
    • /
    • 1985
  • This paper proposes an algorithm to simplify Boolean functions into near minimal sum-of-products for Programmable Logic Arrays. In contrast to the conventional procedures, where the execution time depends on the number of variables, the execution time by this procedure depends on the degree of consensus of base minterms. Thus as the number of variables is increased, the difference of CPU time becomes larger using this new Procedure than using other procedures and consequently the executable range of input function increasing. The algorithm has been implemented on CYEER 170-740 and it's results were compared with those using Arvalo's algorithm.

  • PDF

Optimizing the Circuit for Finding 2 Error Positions of 2 Error Correcting Reed Solomon Decoder (리드솔로몬 복호기에서 2개의 오류시, 오류위치를 찾는 최적화 방법)

  • An, Hyeong-Keon
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.36 no.1C
    • /
    • pp.8-13
    • /
    • 2011
  • In this paper, we show new method to find error locations of 2 eight bit symbol errors for 2 error correcting Reed-Solomon decoder. New design is much faster and has much simpler logic circuit than the former design method. This optimization was possible by partitioning the 8 bit operations into 4 bit arithgmatic and logic operations. This Reed Solomon decoder can be used for data protection of almost all digital communication and consumer electronic devices.

A study on the High Integrated 1TC SONOS Flash Memory (고집적화된 1TC SONOS 플래시 메모리에 관한 연구)

  • 김주연;이상배;한태현;안호명;서광열
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2002.07a
    • /
    • pp.26-31
    • /
    • 2002
  • To realize a high integrated Flash memory utilizing SONOS memory devices, the NOR type 1TC(one Transistor Cell) SONOS Flash arrays are fabricated and characterized. This SONOS Flash arrays with common source lines are designed and fabricated by conventional 0.35$\mu\textrm{m}$ CMOS process. The thickness of ONO for memory cell is tunnel oxide of 34${\AA}$, nitride of 73${\AA}$ and blocking oxide of 34${\AA}$. To investigate operating characteristics, CHEI(Channel Hot Electron Injection) method and Bit line erase method are selected as the write operation and the erase method, respectively. The disturbance characteristics according to the write/erase/read cycling are also examined. The degradation characteristics are investigated and then the reliability of SONOS flash memory is guaranteed.

  • PDF

For Implementation of Real Time Optical Network Optimization and Application of Vertical Asymmetric Polymer-Optical Coupler (실시간 광전송망 구현을 위한 수직형 비대칭 폴리머 광 결합기의 최적화 및 응용)

  • 이소영;권재영;이종훈;김영조;신미경;김상호;송재원
    • Proceedings of the Optical Society of Korea Conference
    • /
    • 2000.02a
    • /
    • pp.140-141
    • /
    • 2000
  • 집적광학 회로의 구성요소 중 광 결합기는 파장에 따른 채널간 결합기로써 WDM은 물론 광 스위칭 소자로서 매우 중요한 위치에 있다. 더우기 수직형의 구조를 갖는 광결합기가 새로이 제안되면서 결합 길이를 줄여 전체 소자길이를 감소시킴으로써 고집적화는 물론, 도파로를 진행하는 동안 겪게되는 도파 손실을 최소화하려는 움직임 또한 활발하다. 그러나 이들 수직형 광결합기는 결합효율을 높이기 위하여 대부분 상 하부 도파로의 구조가 동일한 대칭형으로 제작됨에 따라, 이들은 매우 까다롭고 복잡한 공정을 갖게된다. 또한 이러한 공정의 복잡성과 두 도파로의 대칭성을 위한 반복작업은 오히려 제작공정의 불완전함으로 인하여 이론상의 이상적 결합에 비하여 효율이나 성능 면에서 상당한 저하를 가져오게 된다. 최근 연구되고있는 대부분의 폴리머를 이용한 광 결합기 역시 대칭형 구조를 가지며 $O_2$ RIE(Reactive ion etching) 건식 식각법으로 제작된다.$^{[1]}$ (중략)

  • PDF

임기광산 주변 수질특성 변화연구

  • 임길재;정영욱;지상우;홍성규
    • Proceedings of the Korean Society of Soil and Groundwater Environment Conference
    • /
    • 2004.09a
    • /
    • pp.385-389
    • /
    • 2004
  • 임기납석광산 폐석적치장 상부의 계곡수로부터 폐석적치장 하부인 수영강 합수지점까지 수계를 따라 물시료 12개 지점을 대상으로 수질 및 안정동위원소 분석을 수행하였다. 폐석적치장으로부터 pH가 2.83이고 Fe, Al, Mn 등으로 심하게 오염된 산성배수가 유출되어 계곡수를 오염시키며 수계의 수질은 $Ca^{2+}$-SO$_{4}$$^{2-}$ 형태로 변화되고 폐석적치장 주변 수로에 적화현상을 유발하고 있다. 또한 안정동위원소 분석결과 임기납석광산 인근 수계에 가장 큰 오염부하를 유발하는 요소인 침출수(산성배수)의 기원은 강수기원으로 판단된다. 이는 폐석침출수 오염원 평가 및 처리에 유용한 자료로 이용 될 수 있을 것이다.

  • PDF