• Title/Summary/Keyword: 저전력 설계

Search Result 1,491, Processing Time 0.035 seconds

Design and Implementation of Low-Power Wireless Sensor Node for Home Network (홈 네트워크를 위한 저전력 무선 센서의 설계 및 구현)

  • Lee, Dong-Min;So, Sun-Sup;Park, Sung-Soo;Eun, Seongbae
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2005.05a
    • /
    • pp.1593-1596
    • /
    • 2005
  • 홈 네트워크 기술에서 무선 통신의 중요성이 날로 커져가고 있다. 본 논문에서는 무선 통신 방식으로 구현함에 있어서 중요한 것을 저전력 특성을 가져야 한다는 것이다. 저전력 특성 구현을 위하여 센서, CPU, RF 모듈의 선택에 대해 알아보고, 저전력 무선 보드 센서 설계 및 실제 구현 방식을 제시한다. 저전력 방식으로 설계된 센서는 AA 배터리 2 개로 1 년 이상의 성능을 낼 것으로 판단된다.

  • PDF

Low Power Design of Filter Based Face Detection Hardware (필터방식 얼굴검출 하드웨어의 저전력 설계)

  • Kim, Yoon-Gu;Jeong, Yong-Jin
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.45 no.6
    • /
    • pp.89-95
    • /
    • 2008
  • In this paper, we designed a low power face detection hardware and analysed its power consumption. The face detection hardware was fabricated using Samsung 0.18um CMOS technology and it can detect multiple face locations from a 2-D image. The hardware is composed of 6 functional modules and 11 internal memories. We introduced two operating modes(SLEEP and ACTIVE) to save power and a clock gating technique was used at two different levels: modules and registers. In additional, we divided an internal memory into several pieces to reduce the energy consumed when accessing memories, and fully utilized low power design option provided in Synopsis Design Compiler. As a result, we could obtain 68% power reduction in ACTIVE mode compared to the original design in which none of the above low power techniques were used.

An Improved Power Management for TinyOS (TinyOS를 위한 향상된 전력관리 기법)

  • Woo Jang-Bok;Suh Hyo-Joong
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2006.05a
    • /
    • pp.1371-1374
    • /
    • 2006
  • 센서 네트워크는 관찰 지역 내의 정보를 수집하는 센서 노드들로 구성된다. 센서 노드는 제한된 용량의 배터리를 갖고 동작하므로 센서 노드의 배터리 파워를 효과적으로 사용하여 최대한 센서 노드의 수명을 길게 하는 것이 센서 네트워크의 중요한 고려사항 중의 하나이다. 센서 네트워크에서 사용되는 운영체제들은 이를 위해 대부분 저전력 모드를 고려하여 설계된다. 무선 임베디드 센서 네트워크를 위해 설계된 운영체제인 TinyOS도 간단하며 강력한 전력관리 기법을 제공한다. 그러나 TinyOS에서 제공하는 전력관리 기법은 마이크로컨트롤러 자체의 저전력 모드를 고려하지 않아서 마이크로컨트롤러가 제공하는 저전력 모드를 실제로 충분히 사용할 수 없다. 본 논문에서는 TinyOS에서 마이크로컨트롤러의 저전력 모드를 충분히 활용할 수 있도록 개선하여 보다 향상된 전력관리 기법을 제안한다.

  • PDF

The Design and Implementation of Low Power Real-Time Operating System Using Dynamic Power Management (DPM 기법을 적용한 저전력 실시간 운영체제 설계 및 구현)

  • Cho, Moon-Haeng;Lee, Cheol-Hoon
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2006.10a
    • /
    • pp.281-286
    • /
    • 2006
  • 배터리로 동작하는 휴대용 기기와 같은 임베디드 시스템은 복잡한 애플리케이션을 보다 오랜 시간 동안 동작할 수 있도록 하기 위해 하드웨어와 소프트웨어 측면 모두에서 저전력 기법의 구성이 필요하다. 한정된 하드웨어 시스템의 자원을 효율적으로 관리하고 보다 적은 전력소모를 위해서는 저전력 기법이 탑재된 저전력 실시간 운영체제가 필요하다. 본 논문에서는 IBM 과 MontaVista Software 에서 제안한 DPM(Dynamic Power Management) 기법을 적용한 저전력 실시간 운영체제를 설계 및 구현하였다.

  • PDF

Design and Implementation of Low power ALU based on NCL (Null Convention Logic) (NCL 기반의 저전력 ALU 회로 설계 및 구현)

  • Kim, Kyung Ki
    • Journal of Korea Society of Industrial Information Systems
    • /
    • v.18 no.5
    • /
    • pp.59-65
    • /
    • 2013
  • Conventional synchronous design circuits cannot only satisfy the timing requirement of the low voltage digital systems, but also they may generate wrong outputs under the influence of PVT variations and aging effects. Therefore, in this paper, a NCL (Null Convention Logic) design as an asynchronous design method has been proposed, where the NCL method doesn't require any timing analysis, and it has a very simple design methodology. Base on the NCL method, a new low power reliable ALU has been designed and implemented using MagnaChip-SKhynix 0.18um CMOS technology. The experimental results of the proposed NCL ALU have been compared to those of a conventional pipelined ALU in terms of power consumption and speed.

A Study on the Design of Low Power Digital PLL (저전력 디지털 PLL의 설계에 대한 연구)

  • Lee, Je-Hyun;Ahn, Tae-Won
    • 전자공학회논문지 IE
    • /
    • v.47 no.2
    • /
    • pp.1-7
    • /
    • 2010
  • This paper presents a low power digital PLL architecture and design for implementation of the PLL-based frequency synthesizers. In the proposed architecture, a wide band digital logic quadricorrelator is used for preliminary frequency detector and a narrow band digital logic quadricorrelator is used for final DCO control. Also, a circuit technique for reducing leakage current is adopted in order to minimize the standby mode power consumption of the deactivated block. The proposed digital PLL is designed and verified by MyCAD with MOSIS 1.8V $0.35{\mu}m$ CMOS technology, and the simulation results show that the power consumption can be lowered by more than 20%.

Design of Current-to-Voltage Converter for the Current-mode FFT LSI in 0.35um processing (0.35um 공정에서 OFDM 용 전류모드 FFT LSI를 위한 I-V Converter 설계)

  • Bae, Seong-Ho;Hong, Sun-Yang;Jeon, Seong-Yong;Kim, Seong-Gwon
    • Proceedings of the Korean Institute of Intelligent Systems Conference
    • /
    • 2007.04a
    • /
    • pp.469-472
    • /
    • 2007
  • 최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다 OFDM 방식의 고속 무선 데이터 통신를 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. OFDM의 단점인 전력문제를 보안하기 위해서 Current-mode FFT LSI가 제안되었다. 본 논문에서는 Current-mode FFT LSI의 구현을 위한 저전력 IVC를 설계하였다. 설계된 IVC는 FFT Block의 출력이 $13.65{\mu}A$ 이상일 때에 3V 이상의 전압을 출력하고, FFT Block의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력한다. 그리고 IVC의 총 소모전력은 약 1.65mW이다. $0.35{\mu}A$ 공정에서의 저전력 IVC를 설계함으로서, $0.35{\mu}A$ 공정에서의 Current-mode FFT LSI의 설계가 가능해졌다. 저전력 OFDM 통신용 Current-mode FFT LSI는 무선통신의 발전에 기여할 것으로 전망한다.

  • PDF

A Design of 16-bit Adiabatic Low-Power Microprocessor (단열회로를 이용한 16-bit 저전력 마이크로프로세서의 설계)

  • Shin, Young-Joon;Lee, Byung-Hoon;Lee, Chan-Ho;Moon, Yong
    • Journal of the Institute of Electronics Engineers of Korea SC
    • /
    • v.40 no.6
    • /
    • pp.31-38
    • /
    • 2003
  • A 16-bit adiabatic low-power Microprocessor is designed. The processor consists of control block, multi-port register file, program counter, and ALU. An efficient four-phase clock generator is also designed to provide power clocks for adiabatic processor. Adiabatic circuits based on efficient charge recovery logic(ECRL), are designed 0.35,${\mu}{\textrm}{m}$ CMOS technology. Conventional CMOS processor is also designed to compare the energy consumption of microprocessors. Simulation results show that the power consumption of the adiabatic microprocessor is reduced by a factor of 2.9∼3.1 compared to that of conventional CMOS microprocessor.

The Study on AC Coupler for Developing Low Power PLC(Power Line Communication) Modem (저전력 전력선 통신 모뎀 개발을 위한 AC 커플러 개발)

  • Yoon, Jae-Shik;Wee, Jung-Chul;Won, Dong-Sun;Park, Chung-Ha;Song, Yong-Jae
    • Proceedings of the KIEE Conference
    • /
    • 2007.10a
    • /
    • pp.495-496
    • /
    • 2007
  • 본 논문에서는 전력선 통신 모뎀에 필수적으로 사용하고 있는 AC 커플러의 대기모드 상태에서의 저전력 AC 커플러 개발에 관한 것으로, 전력선 통신(PLC : Power Line Communication) 모뎀은 디지털 가전기기를 위한 지능형 홈 네트워크 구축은 물론 원격검침 등의 각종 자동화 시스템에 활발하게 적용됨에 따라 저전력 대기모드 지원의 필요성이 요구되고 있다. 이러한 요구를 충족시키기 위해서 본 논문에서는 전력선 통신 모뎀에 필수적으로 사용하고 있는 AC 커플러의 대기모드 상태에서의 저전력 AC 커플러를 위해 1차측 AC 커플러를 송신측과 수신측으로 분리하여 설계하였다. 또한 수신 커플링 회로의 경우 현재 이용되고 있는 커플링 회로의 차단주파수를 10kHz에서 전력선 모뎀의 캐리어주파수에 영향을 미치지 않는 70kHz 고역 통과필터로 설계한다. 본 논문에서는 다양한 Simulation 및 실험을 통하여 제안된 AC 커플러가 기존 전력선 통신 모뎀과 동일한 성능을 유지하면서, 대기시 소모되는 소비전력을 크게 감소시켜, 기존 전력선 모뎀에 제안된 AC 커플러로 대치할 수 있음을 실험을 통해 규명하고 입증하였다.

  • PDF

Design of Low-power Regulated Cascode Trans-impedance Amplifier for photonic bio sensor system (광 바이오 센서 시스템을 위한 RGC 기법의 저전럭 전치증폭기 설계)

  • Kim, Se-Hwan;Hong, Nam-Pyo;Choi, Young-Wan
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 2009.08a
    • /
    • pp.364-366
    • /
    • 2009
  • 광 바이오 센서 시스템에서 Trans-Impedance amplifier (TIA)는 광검출기로부터 입력단으로 들어오는 미세한 전기 신호를 원하는 신호레벨까지 증폭하는 역할을 한다. TIA는 광 바이오 센서 시스템의 감도 (sensitivity)를 결정하는 매우 중요한 회로로 저잡음, 저전력, 낮은 입력 임피던스 등의 특성이 요구되어진다. 본 논문에서는 광 바이오 센서 시스템에서 요구되어 지는 저전력, 저잡음 성능을 구현하기 위하여 regulated cascode (RGC) TIA를 설계하였다. 본 연구에서는 기존 common gate (CG) 기법의 TIA에서 전류원 역할을 하는 current source를 저항으로 대체하고, local feedback stage를 이용하는 RGC TIA를 저잡음, 저전력 특성 및 회로 면적 감소의 장점을 갖도록 설계하였다.

  • PDF