• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2007.04a
• /
• pp.477-480
• /
• 2007

저전력 OFDM(orthogonal frequency division multiplexing) 시스템용 FFT(Fast-Fourier-Transform) LSI를 저전력 동작을 시키기 위해서 FFT LSI는 current-mode 회로로 구현되었다. Current-mode FFT LSI에서, VIC(Voltage-to-current converter)는 입력 전압 신호를 전류로 바꾸는 first main device이다. 저전력 OFDM을 위해 FFT LSI와 VIC가 한 개의 칩과 결합되는 것을 고려하면, VIC는 전력 손실은 낮고, VIC와 FFT LSI 사이에서의 DC offset 전류는 최소인 작은 크기의 chip으로 설계되어야 한다. 본 논문에서는 새로운 VIC를 제안한다. 선형 동작구간을 넓히고 DC offset 전류를 대폭 감소하는 방법을 제시하였다. VIC는 0.35[um] CMOS process로 구현되었으며, 시뮬레이션 결과에 따르면 제안된 VIC는 current-mode FFT LSI와 0.1[uA] 미만의 매우 작은 DC offset 전류, 1.4[V]의 넓은 선형구간을 갖으며, 저전력으로 동작한다.

• KIPS Transactions on Computer and Communication Systems
• /
• v.4 no.1
• /
• pp.11-14
• /
• 2015

WSN (Wireless Sensor Network) based on low-power is one of the core technologies in the ubiquitous society. In this paper, we present a border surveillance and control system in WSN environment. The system consists of static sensor node, mobile sensor node, static gateway, mobile gateway, server and mobile application. Mobile applications are divided into user mode and manager mode. So users monitor border surveillance through mobile phone and get information of border network environment without time and space constraints. In manager mode, for the flexible operation of nodes, manager can update to the software remotely and adjust the position of the mobile node. And also we implement a suitable multi-hop routing protocol for scalable low-power sensor nodes and confirm that the system operates well in WSN environment.

• Proceedings of the Optical Society of Korea Conference
• /
• 2000.08a
• /
• pp.232-233
• /
• 2000

반사형 액정표시소자는 저전력 휴대용 표시장치 시장이 급격하게 성장함에 따라 큰 주목을 받고 있다. 현재 반사형 액정표시소자는 TN 액정 모드를 기본적으로 사용하고 있다. 본 논문에서는 편광판을 한 장 사용하여 빛의 흡수를 줄여 밝기를 높일수 있고, 광대역 λ/4 film을 사용하여 명암 대비를 높일 수 있는 단일 편광판 모드 반사형 TN LCD를 설계하고 제작하였다. (중략)

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.12
• /
• pp.71-79
• /
• 2013

This paper describes a 12.5 Gb/s low-power receiver design with equalizer adaptation. The receiver adapts to channel and chip process variation by adaptation circuit using sampler and serializer. The adaptation principle is explained. It describes technique receiving ground referenced differential signal of voltage-mode transmitter for low-power. The CTLE(Continuous Time Linear Equalizer) having 17.6 dB peaking gain to remove long tail ISI caused channel with -21 dB attenuation. The voltage margin is 210 mV and the timing margin is 0.75 UI in eye diagram. The receiver consumes 0.87 mW/Gb/s low power in 45 nm CMOS technology.

• Proceedings of the KIPE Conference
• /
• 2016.11a
• /
• pp.147-148
• /
• 2016

토템폴 구조는 브리지리스 부스트 역률보상회로 중에서도 저손실, 고효율, 저비용 그리고 낮은 전도 EMI의 특징으로 인해 많이 사용된다. 토템폴 구조의 역률보상 회로는 내부 다이오드의 역회복 문제로 인해 Si MOSFET을 이용한 전류연속모드 구동할 수 없어 전류 불연속 모드 혹은 임계 도통 모드로 동작시키는 것이 통상적이다. 본 논문에서는 역회복 문제를 해결해 전류연속모드 구동하기 위해 기존 Si MOSFET보다 낮은 역회복 전하(Qrr)와 역회복 시간(Trr)를 가지는 SiC MOSFET을 이용하여 토템폴 역률 보상 회로를 구현하고 이를 시뮬레이션과 실험을 통해 검증했다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.21 no.4
• /
• pp.1068-1076
• /
• 1996

In this paper, a new continuous-time current-mode integrator as basic building block of the low-voltage analyog current-mode active filters is proposed. Compared to the current-mode integrator which is proposed by Zele, the proposed current-mode integrator had higher unity gain frequency and output impedance in addition to lower power dissipation. And also, a current-mode third-order lowpass active filter is designed with the proposed current-mode integrator. The designed circuits are fabricated using the ORBIT's $1.2{\mu}{\textrm{m}}$ deouble-poly double-metal CMOS n-well process. The experimental results show that the filter has -3dB cutoff frequency at 44.5MHz and 3mW power dissipation with single 3.3V power supply and also $0.12mm^{2}$ chip area.

• Proceedings of the KIPE Conference
• /
• 2007.07a
• /
• pp.32-34
• /
• 2007

전자산업 부문의 친환경 대응이 이슈화 되면서 전자기기의 대기전력 소비감소를 위한 연구가 지속적으로 수행되고 있다. 전자기기의 대표적인 전원공급장치인 Switched Mode Power Supply(SMPS)의 경우 부하기기의 대기모드 시 극도로 낮은 출력전력에서 고효율을 달성해야 하는 요구가 높다. 특히 많은 SMPS들이 부하기기의 요구에 의하여 다출력 컨버터로 설계되어 있는데, 이러한 다출력 구조에서 대기모드 시 불필요한 출력을 절체함과 동시에 저전력에서 고효율을 내기가 쉽지 않다. 또한 다출력 구조로 인한 Cross Regulation 문제를 극복해야 하는 과제가 있다. 따라서 본 논문에서는 단일 컨버터 혹은 복수의 컨버터로 구성되어 있는 다출력 컨버터에서 대기전력 개선을 위한 Secondary Side Post Regulator(SSPR), 전류모드, Power Sequence 제어기술을 제안하고, 대기전력과 더불어 SSPR의 Cross Regulation 특성 개선을 검토하였다. 그리고 제안한 기술이 구현된 다출력 구조의 110W와 270W급 SMPS를 제작하여 회로의 타당성 및 우수성을 검증하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.11
• /
• pp.9-16
• /
• 2005

This paper proposes a programmable PLL (phase locked loop) based clock generator supporting a wide-range-frequency input and output for high performance and low power SoC with multiple clock frequencies domains. The propose system reduces the locking time and obtains a wide range operation frequency by using a dual-charge pumps scheme. For low power operation of a chip, the locking processing circuits of the proposed PLL doesn't be working in the standby mode but the locking data are retained by the DAC. Also, a tracking ADC is designed for the fast relocking operation after stand-by mode exit. The programmable output frequency selection's circuit are designed for supporting a optimized DFS operation according to job tasks. The proposed PLL-based clock system has a relock time range of $0.85{\mu}sec{\sim}1.3{\mu}sec$($24\~26$cycle) with 2.3V power supply, which is fabricated on $0.35{\mu}m$ CMOS Process. At power-down mode, PLL power saves more than $95\%$ of locking mode. Also, the PLL using programmable divider has a wide locking range ($81MHz\~556MHz$) for various clock domains on a multiple IPs system.

• Proceedings of the KIPE Conference
• /
• 2012.11a
• /
• pp.97-98
• /
• 2012

본 논문에서는 친환경 자동차용 양방향 절연형 저전압 직류변환장치(Low voltage DC-DC converter, LDC)를 제안한다. 제안한 컨버터는 직렬 공진형 컨버터를 이용한 2단 방식으로 비절연 컨버터가 전압 및 양방향 제어를 하며 절연부는 고정듀티와 고정주파수로 동작시켜 전 부하영역에서 ZCS 턴온 및 턴오프가 가능한 장점을 갖는다. 또한 양방향 전압제어가 가능한 제어 전략을 제안하였다. 5 kW급 시작품으로 제안한 방식의 타당성을 검증하였으며 강압모드시 최고효율 95.13 %, 승압모드시 최고효율 95.08 %를 달성하였다.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.254-255
• /
• 2013

본 논문에서는 저항센서와 바이패스 스위치를 이용한 평균 전류 모드 제어의 부스트 컨버터 저손실을 측정하는 방법을 제안한다. 일반적으로 저항을 이용한 전류센싱 방법은 손실을 가지며 이는 전체 시스템의 효율을 감소시키게 된다. 제안된 전류 측정 기법은 저항센서에 병렬로 바이패스 스위치를 적용하여 전류센서에서 발생되는 손실을 바이패스 스위치를 통해 손실을 최소화 할 수 있다. 본 논문에서는 50W급 평균 전류 모드 부스트 컨버터를 제작하여 바이패스 스위치를 통한 효율 개선을 아날로그 회로로 구현하여 검증하였다.