• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.200-203
• /
• 2007

넓은 에너지 갭의 물질인 탄화규소(4H)기판을 사용하여, 초고내압을 위한 접합장벽 쇼트키 구조의 소자를 설계하여 제작하였다. 측정결과로써 소자의 역방향 I-V 특성은 1000V 이상의 항복전압을 보였고 p-grid의 설계 최적 길이는 $3{\mu}m$ 간격이였다. 이 연구에서는 제작한 소자의 공정 조건 파라미터들을 사용하여 I-V 특성을 모델링 하였고 I-V 특성 파라미터들을 추출하여 실제 소자 파라미터와 비교, 분석하였다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제28권5호
• /
• pp.801-810
• /
• 2004

The Primal-Dual Interior-Point (PDIP) method is currently one of the fastest emerging topics in optimization. This method has become an effective solution algorithm for large scale nonlinear optimization problems. such as the electric Optimal Power Flow (OPF) and natural gas and electricity OPF. This study describes major theoretical developments of the PDIP method as well as practical issues related to implementation of the method. A simple quadratic problem with linear equality and inequality constraints

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1998년도 춘계종합학술대회
• /
• pp.405-408
• /
• 1998

본 논문에서는, 백금 실리사이드와 실리콘 접합에서 n형 실리콘 기판의 농도와 온도 변화(상온, 55$^{\circ}C$, 75$^{\circ}C$)에 따라서 전류-전압 특성을 분석하였다. 측정한 전기적 파라미터들은 순방향 임계전압, 역방향 항복전압, 장벽높이(øbn), 포화전류, 이상인자와 동적저항의 변화이다. 결과로써, 기판 농도의 변화에 따라서는 순방향 임계전압, 역방향 항복전압, 장벽 높이, 동적저항은 감소하였으나 포화전류와 이상인자는 증가하였다. 온도 변화에 따라서는 역방향 항복전압과 동적저항이 증가하였다.

• 한국정보통신학회논문지
• /
• 제21권8호
• /
• pp.1465-1470
• /
• 2017

기존의 MOSFET에서는 반전층보다 항상 실리콘 두께가 크기 때문에 드레인유도 장벽감소가 실리콘 두께에 관계없이 산화막 두께 및 채널길이의 함수로 표현되었다. 그러나 10 nm 이하 저도핑 이중게이트 구조에서는 실리콘 두께 전체가 공핍층이 형성되기 때문에 기존의 SPICE 모델을 사용할 수 없게 되었다. 그러므로 이중게이트 MOSFET에 대한 새로운 SPICE 용 드레인유도 장벽감소 모델을 제시하고자 한다. 이를 분석하기 위하여 전위분포와 WKB 근사를 이용하여 열방사 및 터널링 전류를 구하였다. 결과적으로 드레인유도 장벽감소는 상하단 산화막 두께의 합 그리고 실리콘 두께의 2승에 비례하며 채널길이의 3승에 반비례한다는 것을 알 수 있었다. 특히 SPICE 파라미터인 정적 궤환계수가 1과 2사이에서 사용할 수 있어 합당한 파라미터로써 사용할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.863-865
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑농도분포에 대한 드레인유도장벽감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자한다. DIBL은 드레인 전압에 의하여 소스 측 전위장벽이 낮아지는 효과로서 중요한 단채널 효과이다. 이를 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였으며 전위분포에 영향을 미치는 채널도핑농도의 분포함수변화에 대하여 DIBL을 관찰하였다. 채널길이, 채널두께, 상하단 게이트 산화막 두께, 하단 게이트 전압 등을 파라미터로 하여 DIBL을 관찰하였다. 결과적으로 DIBL은 채널도핑농도분포함수의 변수인 이온주입범위 및 분포편차에 변화를 나타냈다. 특히 두 변수에 대한 DIBL의 변화는 최대채널도핑농도가 $10^{18}/cm^3$ 정도로 고도핑 되었을 경우 더욱 현저히 나타나고 있었다. 채널길이가 감소할수록 그리고 채널두께가 증가할수록 DIBL은 증가하였으며 하단 게이트 전압과 상하단 게이트 산화막 두께가 증가할수록 DIBL은 증가하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (A)
• /
• pp.79-81
• /
• 2006

커널(Kernel)을 이용한 분류 방법은 넓은 마진(large margin) 분류기로서 SVM(Support Vector Machine)을 주로 사용하게 된다 하지만, 이 방법은 라그랑제 파라미터(Lagrange Parameter)의 최적화 과정을 포함함으로써 학습 과정을 쉽지 않게 만든다. 이 최적화 과정은 특히 DNA computing과 같은 단순한 과정의 설계를 통해 결과를 얻어야 하는 새로운 계산 모델에 커널을 적용하고자 했을 경우 큰 장벽이 된다. 본 논문에서는 넓은 마진을 목표로 하는 최적화 과정이 아닌 다른 라벨(label)의 데이터간의 경계 파악을 위한 간단한 커널 갱신 방법의 도입을 통해 분류기를 설계한다. 이 방법을 가우시안 커널에 적용시켜 본 결과, 반복을 통해 데이터의 구조를 찾아갈 수 있는 특성을 보여주며, 결국 넓은 마진의 최적화된 파라미터를 찾게 됨을 보여준다. 본 논문에서는 이 최적화 방법을 DNA 분자를 이용한 커널 생성 모델인 DNA 커널에 적용시켰을 때 잘 알려진 AML/ALL 데이터를 잘 분류해 냄을 보여준다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.683-685
• /
• 2012

본 연구에서는 두개의 게이트단자를 가진 차세대 나노소자인 DGMOSFET에 대하여 문턱전압이하영역에서 발생하는 단채널효과 중 문턱전압 및 드레인유도장벽감소의 변화를 스켈링이론에 따라 분석하고자 한다. 포아송방정식의 분석학적 해를 구하기 위하여 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 이때 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 소자 파라미터인 채널의 두께, 도핑농도 등에 대하여 문턱전압 특성의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 문턱전압이하 특성을 분석할 것이다. 분석결과 스켈링이론 적용시 문턱전압 및 드레인유도장벽감소 현상이 변화하였으며 변화정도는 소자 파라미터에 따라 변화한다는 것을 관찰하였다.

• 한국정보통신학회논문지
• /
• 제17권1호
• /
• pp.145-150
• /
• 2013

본 연구에서는 차세대 나노소자인 DGMOSFET에 대하여 문턱전압 이하영역에서 발생하는 단채널 효과 중 문턱전압 및 드레인유도장벽감소의 변화를 스켈링 이론에 따라 분석하였다. 포아송방정식의 분석학적 해를 구하기 위하여 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 이때 가우시안 함수의 변수인 이온주입범위 및 분포편차 그리고 소자 파라미터인 채널의 두께, 도핑농도 등에 대하여 문턱전압 특성의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 문턱전압이하 특성을 분석하였다. 분석결과 스켈링 이론 적용 시 문턱전압 및 드레인유도장벽감소 현상이 변화하였으며 변화 정도는 소자파라미터에 따라 변화한다는 것을 관찰하였다.

• 한국정보통신학회논문지
• /
• 제16권3호
• /
• pp.579-584
• /
• 2012

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 발생하는 단채널효과 중 하나인 드레인유기장벽 감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자 한다. 드레인유도장벽감소 현상은 채널의 길이가 짧아질 때 드레인 전압이 소스측 전위장벽에 영향을 미쳐 장벽의 높이를 감소시키는 현상으로써 단채널에서 발생하는 매우 중요한 효과이다. 본 연구에서는 DIBL을 해석하기 위하여 이미 발표된 논문에서 타당성이 입증된 포아송 방정식의 해석학적 전위분포를 이용할 것이다. 이 모델은 특히 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 소자 파라미터인 채널두께, 산화막두께, 도핑농도 등에 대하여 드레인유도장벽감소의 변화를 관찰하고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.888-891
• /
• 2011

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 발생하는 단채널효과 중 하나인 드레인유기장벽 감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자 한다. 드레인 유기장벽감소 현상은 채널의 길이가 짧아질 때 드레인 전압이 소스쪽 장벽에 영향을 미쳐 장벽의 높이를 감소시키는 현상으로써 단채널에서 발생하는 매우 중요한 효과이다. 본 연구에서는 DIBL을 해석하기 위하여 이미 발표된 논문에서 타당성이 입증된 포아송방정식의 해석학적 전위분포를 이용할 것이다. 이 모델은 특히 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 소자 파라미터인 채널두께, 산화막두께, 도핑강도 등에 대하여 드레인 유기장벽감소의 변화를 관찰하고자 한다.