• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.77-85
• /
• 2008

본 논문에서는 TFT-LCD 디스플레이 및 디지털 TV 시스템 응용과 같이 고속으로 동작하며 고해상도, 저전력 및 소면적을 동시에 요구하는 고화질 영상시스템 응용을 위한 12비트 130MS/s 108mW $1.8mm^2$ 0.18um CMOS ADC를 제안한다. 제안하는 ADC는 3단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리 속도에서 전력 소모 및 면적을 최적화하였다. 입력단 SHA 회로에는 Nyquist 입력에서도 12비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 12비트에 필요한 높은 DC 전압 이득과 충분한 위상 여유를 갖도록 하였으며, MDAC의 커패시터 열에는 높은 소자 매칭을 얻기 위하여 각각의 커패시터 주위를 공정에서 제공하는 모든 금속선으로 둘러싸는 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 적용하였다. 한편, 제안하는 ADC에는 전원 전압 및 온도에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 0.69LSB, 2.12LSB의 수준을 보이며, 동적 성능으로는 120MS/s와 130MS/s의 동작 속도에서 각각 최대 53dB, 51dB의 SNDR과 68dB, 66dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.8V 전원 전압과 130MS/s에서 108mW이다.

• Investigative Magnetic Resonance Imaging
• /
• 제8권2호
• /
• pp.79-85
• /
• 2004

목적: 정상인 뇌에서 측정한 신호대잡음비율, 주사 시간, 그리고 대사물질의 상대 비율을 이용하여 서로 다른 1.5T 자기공명영상기기에서의 수소자기공명분광법의 유용성과 차이점을 알아보고자 하였다. 대상 및 방법: 총 10명의 정상인 (20-45세)에서 PROBE (PROton Brain Exam) 라는 자동화된 방법을 이용하여 수소 자기공명분광술을 시행하였다. 수소 자기공명분광술은 1 channel 코일의 기존의 자기공명영상기기(Signa Horizon)와 1 channel 및8 channel 코일을 이용한 다른 자기공명영상기기(Echospeed plus with EXCITE)에서 3번씩 시행하였다. 각각 방법에서 팬톰과 생체에서의 스펙트럼의 신호 대 잡음비와 주사 시간을 측정하였다. 모든 정상인에서 뇌의 2 부분, 즉 기저핵과 심부백질 부위를 위의 방법으로 각각 검사하였고 각 부위에서 대사물질의 상대적인 비율의 차이(NAA/Cr, Cho/Cr, mI/Cr)를 측정하였다. 모든 스펙트럼에서 STEAM(Stimulated Echo Acquisition Method) 방법을 이용하여 다음과 같은 조절치로 검사하였다: TR=3.0/2.0 sec, TE=30 msec, TM=13.7 msec, SW=2500 Hz, SI=2048 pts, AVG=64/128, NEX=2/8 (Signa/Echospeed). 결과 : 신호대잡음비율은 Echo speed 기계에서 약 $30\%$이상 더 높았고 주사 시간은 거의 같았다. 각각의 방법에서 모두에서 믿을만한 스펙트럼을 얻었고 정상 뇌의 2부분에서 얻은 스펙트럼 모양과 대사물질의 상대적인 비율의 차이는 서로 의미있는 차이를 보이지 않았다 (p>0.05). 결론: 새로운 자기공명영상기기와 코일을 이용한 수소자기공명분광소견은 매우 믿을만 하였고 높은 신뢰성과 재현도를 보였으며 기존의 자기공명영상기기의 수소자기공명분광소견과 의미있는 차이는 없었다.C의 높은 T2 자기이완율은 T2 강조영상에서의 정상 간실질의 신호강도를 감소시켜 간실질과 VX2 암종의 구분을 쉽게 하였다. MnPC 주입시 T1 강조영상에서는 간세포 특이성 조영제의 주입시보다 종양의 경계가 명확하였고, 조영증강은 주입후 최소한시간 이상 높게 유지되었다. 결론 : MnPC가 간세포로 흡수되어 담관으로 배설된다는 사실은 Mn-DPDP와 유사한 특성이며 이는 MnPC가 새로운 간특이성 조영제임을 확인시켜 준다. 또한 MnPC의 R2값이 기존의 조영제에 비해 매우 크다는 사실은 T1 조영제로서 뿐만 아니라 T2 조영제로서의 사용 가능성을 보여준다. 이러한 사실들을 좀더 정확하게 뒷받침하기 위해서는 임상적으로 사용되기 이전에 생체 내 그리고 시험관내 연구가 더 필요하며 다른 동물모델에서의 추가적인 연구가 요구된다.유발 가능자를 1차 적으로 선별 할 수 있는 지표 개발 가능성을 제시하였다고 사료된다.대상자 선정이 어려워서 자원자를 대상으로 연구가 행해졌다. 둘째. 적은 수의 연구 대상자를 대상으로 연구가 행해졌다. 셋째. 연구기간이 짧았던 까닭에 좀더 상세한 사례 연구가 이루어질 수 없었다 좀 더 신뢰할 수 있는 표본 추출 방법을 통하여 선정된, 많은 연구 대상자를 가지고, 심도 있는 연구가 추후 반복적으로 이루어져야 할 것이다.더욱 더 발전을 거듭하고 있으며, 외식은 여행과 여가 활동의 필수적인 요소로써 그 역할을 일조하고 있다. 이와 같은 여가시간의 증가는 독신자들에게는 좀더 많은 여유시간을 가족을 이루고 있는 가족구성원들에게는 가족과의 유대를 강화하는 휴식과 오락의 소비 트렌드를 창출시켰다. 이와 더불어 외식은 식사를 해결하기 위한 단순한 수단에서 벗어나 동기와 동반자에 따라 달라지는 행동 패턴을 나타내고 있으며, 연령과 목적에 따라 세분화되는 분명한 선호도를 나타낸다. 지난 10여 년간 외국으로부터 수입된 다양한 음식과 레스토랑 업태 등은 우리나라의 외식문화 발전과 소비자들의 외식 선택

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.58-68
• /
• 2006

본 논문에서는 차세대 디지털 TV 및 무선 랜 등과 같이 고속에서 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템을 위한 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 10b 해상도에서 250MS/s의 아주 빠른 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 3단 파이프라인 구조를 사용하였다. 입력단 SHA 회로는 게이트-부트스트래핑 (gate-bootstrapping) 기법을 적용한 샘플링 스위치 혹은 CMOS 샘플링스위치 등 어떤 형태를 사용할 경우에도 10비트 이상의 해상도를 유지하도록 하였으며, SHA 및 두개의 MDAC에 사용되는 증폭기는 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용함으로써 10비트에서 요구되는 DC 전압 이득과 250MS/s에서 요구되는 대역폭을 얻음과 동시에 필요한 위상 여유를 갖도록 하였다. 또한, 2개의 MDAC의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 향상된 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하였으며, 기준 전류 및 전압 발생기는 온-칩 RC 필터를 사용하여 잡음을 최소화하고, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.24LSB, 0.35LSB 수준을 보여준다. 또한, 동적 성능으로는 200MS/s와 250MS/s의 동작 속도에서 각각 최대 54dB, 48dB의 SNDR과 67dB, 61dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.2V 전원 전압에서 최대 동작 속도인 250MS/s일 때 85mW이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.48-57
• /
• 2006

본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.