• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2022.10a
• /
• pp.118-120
• /
• 2022

This paper investigated the change of threshold voltage according to the influence of work-function variation (WFV) of metal gate in the device structure of monolithic 3-dimension inverter (M3DINV). In addition, in order to investigate the change in threshold voltage according to the electrical coupling of the NMOS stacked on the PMOS, the gate voltages of PMOS were applied as 0 and 1 V and then the electrical coupling was investigated. The average change in threshold voltage was measured to be 0.1684 V, and they standard deviation was 0.00079 V.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1998.05a
• /
• pp.405-408
• /
• 1998

In this paper, We analyzed the current-voltage characteristics with n-type silicon substrates concentration and temperature variations (Room temperature, 5$0^{\circ}C$, 75$^{\circ}C$) in platinum silicide and silicon junction. Measurement electrical parameters are forward turn-on voltage, reverse breakdown voltage, barrier height, saturation current, ideality factor, dynamic resistance acceding to junction concentration of substrates and temperature variations. As a result, the forward turn-on voltage, reverse breakdown voltage, barrier height and dynamic resistance were decreased but saturation current and ideality factor were increased by substrates concentration variations. Reverse breakdown voltage and dynamic resistance were increased by temperature variations.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2011.01a
• /
• pp.81-84
• /
• 2011

본 논문은 전압 이벤트 현상 중 순간전압강하(Sag) 현상에 초점을 맞추었다. Sag 현상의 심각한 정도를 표현하는 심각도(Voltage Sag Severity) 지수는 동일 지속시간에 대한 임계치와의 비로 표현하였다. 제안하는 확장된 심각도(Expanded Severity) 지수는 sag현상의 분포에 따른 일시반복성의 정보를 표현하였다. 기존의 임계치를 표현하는 ITIC curve를 기반으로 된 심각도와 sag 현상이 발생하는 지속시간-전압 그래프의 분포를 fuzzy clustering을 통하여 medoid를 측정하고, medoid의 심각도와 실제 임계치에 근접한 sag 지점의 심각도를 계산하여 비교하였다. 확장된 심각도 지수는 심각도가 높은 현상들과의 연계성을 나타내는 지수로 심각한 정도의 수치 정보 이외에 일시적인 현상인지 지속 반복적인 현상인지를 0과 1사이의 수치로 표현하였고, 실험을 통하여 입증하였다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.742_743
• /
• 2009

21세기 프론티어 사업의 일환으로 고온 초전도 케이블을 한국전기연구원과 LS 전선(주)이 공동으로 개발 중에 있으며, 고창에 있는 한전 전력시험센터에 초전도 전력케이블을 설치하고 시험 운전중에 있다. 초전도 전력케이블을 실계통에 설치하기 위해서는 많은 시험을 거쳐야 한다. 본 논문에서는 초전도 전력케이블이 거쳐야 하는 많은 시험 중 하나인 직류 임계전류 측정방법에 대해서 다루었다. 초전도 전력 케이블에 여러 가지 방법으로 전압탭을 설치하고, 각각 직류 임계전류를 측정하였다. 이렇게 측정된 데이터를 분석하고, 초전도 전력케이블의 직류 임계전류 측정에 가장 적합한 전압탭 연결 방법을 제안하였다.

• Proceedings of the KIEE Conference
• /
• summer
• /
• pp.773-775
• /
• 2004

최근 높은 임계전류를 지닌 고온초전도선재를 이용한 초전도 전력기기의 개발이 활발히 이루어지고 있다. 고온초전도선재의 임계전류는 자장에 대한 의존성을 지니고 있으며 이로 인해 고온초전도선재가 코일의 형태로써 초전도 전력기기의 개발에 이용되는 경우, 권선 방식에 따라 다른 전기적 특성을 지니게 된다. 이러한 특성은 초전도선재의 전력기기의 효율에 큰 영향을 미치므로 권선 방식에 따른 코일의 특성을 연구하는 것은 초전도선재를 이용한 전력기기의 효율을 높이는데 있어서 중요한 의미를 갖는다. 본 논문에서는 권선 방식에 따른 코일의 특성을 비교하기 위해 동일한 턴 수와 사용 선재길이를 가진 팬케이크 코일과 솔레노이드 코일을 설계, 제작하고 두 코일의 임계전류를 측정하였다. 또한 인가전류에 대한 두 코일의 전압, 저항특성과 교류손실 특성을 측정하고 비교하였다. 측정결과, 두 코일의 임계전류는 솔레노이드 코일이 109A로 팬케이크 코일에 비해 약 $36\%$ 더 높았다. 코일에 가해준 인가전류가 증가함에 따라 코일에서 발생하는 전압 중 손실에 관련된 저항성 성분의 전압이 변화하고 있음을 확인하였다. 또한 교류손실은 인가 전류의 피크값이 팬케이크 코일의 임계전류 이하인 구간에서 팬케이크 코일이 솔레노이드 코일의 교류손실보다 9배 크며, 팬케이크와 솔레노이드의 임계전류 사이에서는 8.3배 컸다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.162-162
• /
• 1999

초고주파 집적회로의 핵심소자로 각광을 받고 있는 GaAs MESFET(MEtal-emiconductor)은 게이트 형성 공정이 가장 중요하며, WNx 내화금속을 이용한 planar 게이트 구조의 경우 임계전압(Vth:threshold voltage)의 균일도가 우수할 뿐만 아니라 특히 Side-wall을 이용한 self-align 게이트는 소오스 저항을 줄일 수 있어 고성능의 소자 제작을 가능하게 한다.(1) 본 연구의 핵심이 되는 Side-wall을 형성하기 위하여 PECVD법에 의한 SiOx 박막을 증착하고, 건식식각법을 이용하여 SiOx side-wall을 형성하였다. 이 공정을 이용하여 소오스 저항이 낮고 임계전압의 균일도가 우수한 고성능의 self-aligned gate MESFET을 제작하였다. 3inch GaAs 기판상에 이온주입법에 의한 채널 형성, d.c. 스퍼터링법에 의한 WNx 증착, PECVD법에 의한 SiOx 증착, MERIE(Magnetic Enhanced Reactive Ion Etcing)에 의한 Side-wall 형성, LDD(Lightly Doped Drain)와 N+ 이온주입, 그리고 RTA(Rapid Thermal Annealing)를 사용하여 활성화 공정을 수행하였다. 채널은 40keV, 4312/cm2로, LDD는 50keV, 8e12/cm2로 이온주입하였고, 4000A의 SiOx를 증착한 후 2500A의 Side-wall을 형성하였다. 옴익 접촉은 AuGe/Ni/Au 합금을 이용하였고, 소자의 최종 Passivation은 SiNx 박막을 이용하였다. 제작된 소자의 전기적 특성은 hp4145B parameter analyzer를 이용한 전압-전류 측정을 통하여 평가하였다. Side-wall 형성은 0.3$\mu\textrm{m}$ 이상의 패턴크기에서 수직으로 잘 형성되었고, 본 연궁에서는 게이트 길이가 0.5$\mu\textrm{m}$인 MESFET을 제작하였다. d.c. 특성 측정 결과 Vds=2.0V에서 임계전압은 -0.78V, 트랜스컨덕턴스는 354mS/mm, 그리고 포화전류는 171mA/mm로 평가되었다. 특히 본 연구에서 개발된 트랜지스터의 게이트 전압 변화에 따른 균일한 트랜스 컨덕턴스의 특성은 RF 소자로 사용할 때 마이크로 웨이브의 왜곡특성을 없애주기 때문에 균일한 신호의 전달을 가능하게 한다. 0.5$\mu\textrm{m}$$\times$100$\mu\textrm{m}$ 게이트 MESFET을 이용한 S-parameter 측정과 Curve fitting 으로부터 차단주파수 fT는 40GHz 이상으로 평가되었고, 특히 균일한 트랜스컨덕턴스의 경향과 함께 차단주파수 역시 게이트 바이어스, 즉 소오스-드레스인 전류의 변화에 따라 균일한 값을 보였다. 본 연구에서 개발된 Side-wall 공정은 게이트 길이가 0.3$\mu\textrm{m}$까지 작은 경우에도 사용가능하며, WNx self-align gate MEESFET은 낮은 소오스저항, 균일한 임계전압 특성, 그리고 높고 균일한 트랜스 컨덕턴스 특성으로 HHP(Hend-Held Phone) 및 PCS(Personal communication System)와 같은 이동 통신용 단말기의 MMICs(Monolithic Microwave Integrates Circuits)의 제작에 활용될 것으로 기대된다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.9
• /
• pp.49-57
• /
• 2009

In this paper, we propose a multiple voltage scheduling method which reduces energy consumption considering both timing constraints and resource constraints. In the other multiple voltage scheduling techniques, high voltage is assigned to operations in the longest path and low voltage is assigned to operations that are not on the longest path. However, in those methods, voltages are assigned to specific operations restrictively. We use a simulated annealing technique, in which several voltages are assigned to specific operations flexibly regardless of whether they are on the longest path. In this paper, a post processing algorithm is proposed to further reduce the energy consumption. In some cases, designers may want to reduce the level shifters. To make tradeoff between the total energy and the number (or energy) of level shifters weighted term can be added to the cost function. When the level shifter energy is weighted six times, for example, the number of level shifters is reduced by about 24% and their energy consumption is reduced by about 20%.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2002.05a
• /
• pp.202-205
• /
• 2002

본 논문은 계속적인 소자의 이용은 전기적인 스트레스까지 야기시키는데, 특히 게이트에 인가되는 전압이나 전류 스트레스는 게이트 산화 막의 열화를 야기 시킬 수 있다. 유리기판위에 저온(${\leq}600^{\circ}C$)공정의 고상결정화을 통하여 다결정 박막 트랜지스터를 제작한 후, 이 소자에 게이트와 드레인에 전압 스트레스를 인가하여 출력 특상과 전달특성을 분석하였는데, 그 결과 다결정 실리콘 박막 트랜지스터의 전달특성은 게이트 와 드레인 전압에 의존하는데 임계전압은 긴 채널길이와 좁은 채널 폭에서 높고 출력특성은 갑자기 높은 드레인 전류가 흐른다. 전기적 스트레스가 인가된 소자는 드레인 전류를 감소시킨다. 결국 전계효과 이동도는 긴 채널길이와 좁은 폭의 채널에서 더 빠른 것을 알 수 있다.

• Electrical & Electronic Materials
• /
• v.9 no.8
• /
• pp.813-818
• /
• 1996

Amorphous As$_{10}$Ge$_{15}$ Te$_{75}$ device shows the memory switching characteristics under d.c. bias. In bulk material, a-As$_{10}$Ge$_{15}$ Te$_{75}$ switching threshold voltage (V$_{th}$) is very high (above 100 volts), but in the case of thin film, V$_{th}$ decreases to a few or ten a few volts. The characteristics of V$_{th}$ depends on the physical dimensions such as the thickness of thin film and the separation between d.c. electrodes, and the annealing conditions. The switching threshold voltage decreases exponentially with increasing annealing temperature and annealing time, but increases linearly with the thickness of thin film and exponentially with increasing the separation between d.c. electrodes. The desirable low switching threshold voltage, therefore, can be obtained by the stabilization through annealing and changing physical dimensions.imensions.sions.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.186-187
• /
• 2013

역률 보상(Power Factor Correction) 회로의 입력 전압은 정현파이다. 부스트 역률 보상 회로의 경우, 정현파인 입력 전압의 크기가 충분히 작을 때 다이오드가 도통하지 않는 구간이 생긴다. 이 구간에서는 입력 전류 파형의 왜곡이 일어나고, 입력 전류의 전고조파왜율(Total Harmonic Distortion)이 증가하게 된다. 본 논문에서는 임계 도통 모드(Critical Conduction Mode) 역률 보상 부스트 컨버터에 한하여 두 가지 영전류 검출 방법을 사용하여 전고조파왜율을 개선하는 방법을 제안하고, 모의실험으로써 성능을 검증하였다.