• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.72-77
• /
• 2009

본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

• 전력전자학회논문지
• /
• 제13권2호
• /
• pp.145-151
• /
• 2008

본 논문에서는 계통 전압이 불평형인 경우에 정확한 위상각을 검출할 수 있는 정상분 전압 관측기를 이용한 PLL(Phase Locked Loop) 방법을 제안한다. 제안된 PLL 방법은 기존의 전역 통과 필터(APF, All Pass Filter)를 이용하여 불평형 전원전압으로부터 정상분 전압을 구하는 것과는 달리 전차원 상태관측기를 사용함으로써 불평형사고 발생 시 추정위상각의 과도상태 응답특성을 개선하였다. 기존의 정상분 전압 추출 PLL 방법과 본 논문에서 제안된 PLL 방법의 성능을 비교하기 위해, 전원단 전압에 불평형 사고 발생시 위상각을 검출하는 실험을 하였고, 이를 통해 기존의 전역 통과 필터를 이용한 정상분 전압 추출 PLL 방법보다 제안된 전차원 상태관측기를 이용한 정상분 전압 추출 PLL 방법의 과도상태 응답특성이 개선됨을 입증하였다.

• 한국전자파학회논문지
• /
• 제28권12호
• /
• pp.941-947
• /
• 2017

본 논문에서는 $0.35{\mu}m$ CMOS 공정으로 FRS 대역 무전기용 반송파 신호를 쿼드러쳐(Quadrature) 형식으로 출력하는 Fractional-N 위상 고정루프(PLL) 주파수 합성기를 설계 및 제작하였다. 설계한 주파수 합성기의 주요 블록은 전압 제어 발진기(VCO), 전하 펌프(CP), 루프 필터(LF), 위상 주파수 검출기(PFD) 그리고 주파수 분주기이다. VCO는 우수한 위상잡음과 전력 특성을 얻을 수 있는 LC 공진 방식으로 설계했고, CP는 참조 주파수에 따라 펌핑 전류를 조절할 수 있도록 설계하였다. 주파수 분주기는 16분주의 전치 분주기와 3차 델타-시그마 모듈레이터($3^{rd}$ DSM) 방식의 Fractional-N 분주기로 설계하였다. LF는 외부의 3차 RC 루프 필터로 구성하였다. 측정결과, 주파수 합성기의 동작 주파수 영역은 최소 460 MHz에서 최대 510 MHz이고, 출력전력으로는 약 -3.86 dBm을 얻었다. 출력의 위상잡음은 100 Hz offset 주파수에서 -94.8 dBc/Hz이며 위상 루프 고착 시간은 약 $300{\mu}s$이다.

• 한국멀티미디어학회논문지
• /
• 제17권2호
• /
• pp.208-217
• /
• 2014

본 논문은 효과적인 물체 검출이 가능하도록 명도값의 변화방향에 따라 수렴하는 경우와 발산하는 경우의 대칭기여도를 적응적으로 제어할 수 있도록 가우시안 함수형태의 위상가중함수를 이용한 적응적 대칭기여도 제어 기반 일반화 대칭변환을 제안하였다. 제안한 방법에서는 먼저 수렴영역과 발산 영역을 정의한 후 정의된 수렴/발산 영역에서 대칭극점과 거리 함수로 표현된 대칭정도에 따라 대칭기여도의 반영 비율을 달리 할 수 있도록 가우시안함수 형태의 위상가중 함수를 사용하였으며, 가우시안함수 형태의 위상 가중함수에서 차단주파수 조절을 통한 대칭기여도의 적응적인 제어를 통해 효과적인 물체 검출이 가능하도록 하였다. 제안한 방안의 성능을 평가하기 위해 IR영상을 포함한 다양한 영상에서 대해 차단주파수 조절을 통한 대칭기여도의 적응적 제어가 물체검출에 미치는 영향을 기존의 GST와 비교, 분석하여 제안한 방법의 우수한 성능을 증명하였다.

• 한국항행학회논문지
• /
• 제18권1호
• /
• pp.7-13
• /
• 2014

본 논문에서는 GPS 전파 간섭 신호의 한 종류인 기만 신호를 검출하는 기법을 제안한다. 본 논문에서 기만의 대상이 되는 신호에는 민간에 구조가 공개된 GPS L1 C/A 신호로 선정하였으며 GPS L1 C/A 기만 신호의 영향을 분석하고 이를 통해서 기만 신호 검출 기법을 제안한다. 제안하는 기만 신호 검출 기법은 상관함수가 왜곡된 정도로 기만 신호의 인가를 판단한다. 기만 신호의 판단기준은 수신기 열잡음의 통계적 특성으로부터 정량적인 수치로 계산된 임계값을 이용하였다. 제안하는 기법을 검증하기 위한 시뮬레이션은 MATLAB을 기반으로 구성하였으며 기만 신호에 의한 상관함수 왜곡 및 코드 위상 오차를 확인하였다. 그리고 본 논문에서 제안하는 기만 신호 검출 기법을 적용하여 기만 신호의 검출 시뮬레이션을 수행하여 제안하는 기법에 의한 기만 신호 검출성능을 확인하였다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.714-721
• /
• 2022

다중 주파수 클럭 신호를 사용하는 시스템 온 칩(SoC: system on a chip)를 위해 위상 고정 루프(PLL: phase-locked loop) 기반 주파수 합성기가 제안된다. 제안하는 PLL 기반 주파수 합성기는 위상 주파수 검출기(PFD: phase frequency detector), 전하 펌프(CP: charge pump), 루프 필터, 전압 제어 발진기(VCO: voltage-controlled oscillator), 그리고 주파수 분주기로 구현되는 전하 펌프 위상 고정 루프와 에지 컴바이너로 구성된다. PLL은 6개의 차동 지연 셀을 사용하여 VCO에 의해 12 위상 클록을 출력하며, 에지 컴바이너는 PLL의 12상 출력 클럭의 에지 컴바이닝과 주파수 분주를 통해 출력 클럭의 주파수를 합성한다. 제안된 PLL 기반 주파수 합성기는 1.2V 공급전압을 사용하는 55nm CMOS 공정에서 설계된다. 설계된 PLL 기반 주파수 합성기는 주파수가 20.75MHz인 기준 클록에 대해 166MHz, 83MHz 및 124.5MHz의 세 클록 신호를 출력한다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.35-43
• /
• 2011

본 논문에서는 Quadrature LC VCO(Voltage controlled oscillator)의 I/Q 오차를 분석하고, 그 분석된 결과를 이용하여 I/Q 오차 보정 회로를 제안한다. 제안된 I/Q 오차 보정 회로는 높은 주파수 대역폭을 요구하는 위상 오차 검출기를 사용하는 대신에 낮은 주파수 대역폭으로도 동작이 가능한 진폭 오차 검출기를 사용한다. 제안된 I/Q 오차 보정 회로의 검증을 위하여 2.5GHz Quadrature LC VCO가 $0.18{\mu}m$ CMOS 공정으로 제작 및 측정되었다. 측정결과 제안된 진폭 오차 검출기를 사용해도 기존의 위상 오차 검출기는 사용하는 경우들과 유사한 I/Q 오차 보정 성능을 얻을 수 있음을 확인하였다. 본 I/Q 오차 보정 회로는 1.8V 전원 전압에서 0.4mA 전류를 소모하며, 차지하는 칩 면적은 $0.04mm^2$이다.

• 한국음향학회지
• /
• 제18권3호
• /
• pp.55-61
• /
• 1999

본 연구에서는 쿼드러춰 방식의 초음파현미경을 구성하고 미세한 높이변화를 갖는 표면결함에 대한 진폭영상과 위상영상을 복원하여 상대적인 영상 강도의 변화와 영상의 질을 비교 분석하였다. 본 실험에서는 중심주파수가 3㎒인 focused 변환기를 사용하여 초음파현미경을 구성하고 알루미늄 재료를 선택하여 하나는 직경이 2㎜이고 깊이가 100㎛인 원형결함을 갖도록 하였고 다른 하나는 직경이 4㎜이고 깊이가 5㎜인 원형결함을 갖도록 시편을 제작하였으며 이들에 대한 진폭과 위상영상을 복원하였다. 결함 깊이가 100㎛인 원형결함이 존재하는 시편에 대한 라인 스캔(line scan) 결과 상대적인 영상강도의 진폭 변동율은 7%로 미약한 반면에 위상 변동율은 89%로 커다란 변화를 나타내므로 결함에 대해서 위상영상이 우수한 콘트라스트를 보였다. 이에 비하여 결함의 깊이가 5㎜인 시편에 대해서 진폭영상은 위상영상에 비하여 우수한 콘트라스트를 보이므로서 결함 깊이가 한 파장을 기준으로하여 위상영상과 진폭영상은 큰 차이를 나타내었다. 따라서 쿼드러춰 검출방식의 초음파현미경은 진폭만을 검출하는 포락선 검출기에 비해 한 파장보다 작은 높이변화를 갖는 결함의 탐상시 위상영상을 진폭영상의 상호보완적인 관계로 사용하므로서 결함의 미세 높이 변동을 효율적으로 평가 할 수 있다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.277-284
• /
• 2013

뇌파의 위상동기 특성의 해석은 뇌기능 정보 처리 네트웍의 이해에 있어서 중요한 요소이다. 본 연구에서는 위상동기 성능을 분석하기 위하여 시간 국부화 기능을 갖는 웨이블렛 변환방법, 힐버트변환 방법, 복소복조방법을 백색잡음혼입한 뇌파 중심주파수 대역신호에 합성한 모의 데이터와 실제 뇌유발전위에 적용하여 위상옵셋, 위상변화 시점, 대역간 상호간섭을 분석하였다. 모의데이터와 실제 데이터에 대하여 웨이블렛 변환방법이 ${\delta}$, ${\theta}$, ${\alpha}$ 대역신호 분할과 위상동기 성능 분석에 가장 우수 하였으며, 복소복조 방식은 큰 혼입잡음 환경에서는 사용에 한계점이 있었으나 위상변화 시점의 검출에는 좋은 성능을 보였다. 실제 데이터에 대하여 추정한 위상변화시점과 위상옵셋은 복소복조방법이 가장 좋은 성능을 보였다. 실험 관측을 통하여 뇌파의 위상동기 현상의 해석에 웨이블렛 방식이 자장 적절하였으며, ${\delta}$ 대역 이상신호에 대한 위상동기 응용에는 복소복조 방법도 사용될 수 있을 것이다. 특히 웨이블렛 방식과 복조복조방식은 간접적으로 위상변화 시점을 검출하여 뇌기능의 변화시점 추정에 응용될 수 있을 것이다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2012년도 춘계학술논문집 2부
• /
• pp.796-799
• /
• 2012

직류전원장치에 사용되는 계통연계형 컨버터는 전원의 위상을 기준으로 제어되어야 하므로 하드웨어 또는 소프트웨어적인 다양한 방법들이 사용되고 있다. 이러한 방법들은 복잡하거나 노이즈에 의한 오동작 등의 위해요소를 내포하고 있다. 이에 본 논문에서는 관측기를 이용하여 전원의 주파수 변동에도 사용할 수 있는 강인한 위상점지 방법에 대해 제안하고 실험을 통해 입증하였다.