• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.128-128
• /
• 2010

중적외선 영역은 장애물에 의해서 파장의 흡수가 거의 일어나지 않기 때문에 적외선 소자에서 널리 이용되고 있다. 현재 대부분의 중적외선 소자에는 HgCdTe (MCT)가 사용되고 있지만, 3성분계 화합물이 가지는 여러 문제를 가지고 있다. 반면에, 2성분계 화합물인 인듐안티모나이드 (InSb)는 중적외선 영역 ($3-5\;{\mu}m$) 파장 대에서 HgCdTe와 대등한 소자 특성을 나타냄과 동시에 낮은 기판 가격, 소자 제작의 용이성, 그리고 야전과 우주 공간에서 소자 동작의 안정성 때문에 HgCdTe를 대체할 물질로 주목을 받고 있다. InSb는 미국과 이스라엘과 같은 일부 선진국을 중심으로 연구가 되었지만, 국방 분야의 중요한 소자로 인식되었기 때문에 소자 제작에 관한 기술적인 내용은 국내에 많이 알려지지 않은 상태이다. 따라서 본 연구에서는 InSb 소자 제작의 기초연구로 절연막과 pn 접합 형성에 대한 연구를 수행하였다. 절연막의 특성을 알아보기 위해, InSb 기판위에 $SiO_2$와 $Si_3N_4$를 PECVD (Plasma Enhanced Chemical Vapor Deposition)로 증착을 하였다. 절연막의 계면 트랩 밀도는 77K에서 C-V (Capacitance-Voltage) 분석을 통하여 계산하였으며, Terman method 방법을 이용하였다.[1] $SiO_2$는 $120-200^{\circ}C$의 온도 영역에서 계면 트랩 밀도가 $4-5\;{\times}\;10^{11}cm^{-2}$범위를 가진 반면, $240^{\circ}C$의 경우 계면 트랩 밀도가 $21\;{\times}\;10^{11}cm^{-2}$로 크게 증가하였다. $Si_3N_4$는 $SiO_2$ 절연막에 비해서 3배 정도의 높은 계면 트랩 밀도 값을 나타내었으며. Remote PECVD 장비를 이용하여 $Si_3N_4$ 절연막에 관한 연구를 추가적으로 진행하여 $7-9\;{\times}\;10^{11}cm^{-2}$ 정도의 계면 트랩 밀도 값을 구할 수가 있었다. 따라서 InSb에 대한 절연막은 $200^{\circ}C$ 이하에서 증착된 $SiO_2$와 Remote PECVD로 증착 된 $Si_3N_4$가 적합하다고 할 수 있다. 절연막 연구와 더불어 InSb 소자의 pn 접합 연구를 진행하였다. n-InSb (100) 기판 ($n\;=\;0.2-0.85\;{\times}\;10^{15}cm^{-3}$ @77K)에 $Be^+$이온 주입하여 p층을 형성하여 제작 되었으며, 열처리 조건에 따른 소자의 특성을 관찰 하였다. $450^{\circ}C$에서 30초 동안 RTA (Rapid Thermal Annealing)공정을 진행한 샘플은 -0.1 V에서 $50\;{\mu}A$의 높은 암전류가 관찰되었으며, 열처리 조건을 60, 120, 180초로 변화하면서 소자의 특성 변화를 관찰하였다.

• 에너지공학
• /
• 제27권4호
• /
• pp.1-12
• /
• 2018

SOFC (Solid Oxide Fuel Cell) stack 안전성능 평가항목 및 평가절차 도출을 위하여 국내 외 연료전지 관련 규격들을 분석하였으며, 분석을 통해 도출된 시험항목으로 SOFC stack 안전성능 시험을 실시하였다. 시험에 사용된 SOFC stack은 (주)미코사(社)에서 제작된 음극 지지형 2 cell stack(활성면적: $110.25cm^2/cell$)이고, 평가장치는 자체 제작한 SOFC stack 안전성능 평가 장치를 사용하였다. 기밀성능 시험, 전류전압특성 시험, 정격출력 시험 및 부하변동 시험을 실시하였으며, 그 결과 해당 stack의 최대출력은 65.6 W(1.41 V, 46.5 A, $422mA/cm^2$), 정격출력은 62.3 W(1.57 V, 40 A, $363mA/cm^2$)로 나타났으며 가스누출이 없음을 확인하였다. 또한, 부하변동에 대하여 2초 이내에 안정적으로 출력이 유지되는 것을 확인하였다. 이때 운전 온도 $750^{\circ}C$에서 최대부하(40 A) 및 최소부하(8 A)에서의 출력은 각 62 W와 16 W로 측정되었다. 본 연구를 통하여 고체산화물연료전지의 보급화와 안전한 사용 환경을 제공하는데 기여하고자 한다.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.193-199
• /
• 2019

본 연구에서는 TCAD 시뮬레이션을 사용하여 산화갈륨 ($Ga_2O_3$) 기반 수직형 쇼트키 장벽 다이오드 고전압 스위칭 소자의 항복전압 특성을 개선하기 위한 가드링 구조를 이온 주입이 필요 없는 간단한 플로팅 금속 구조를 활용하여 제안하였다. 가드링 구조를 도입하여 양극 모서리에 집중되던 전계를 감소시켜 항복전압 성능 개선을 확인하였으며, 이때 금속 가드링의 폭과 간격 및 개수에 따른 항복전압 특성 분석을 전류-전압 특성과 내부 전계 및 포텐셜 분포를 함께 분석하여 최적화를 수행하였다. N형 전자 전송층의 도핑농도가 $5{\times}10^{16}cm^{-3}$이고 두께가 $5{\mu}m$인 구조에 대하여 $1.5{\mu}m$ 폭의 금속 가드링을 $0.2{\mu}m$로 5개 배치하였을 경우 항복전압 2000 V를 얻었으며 이는 가드링 없는 구조에서 얻은 940 V 대비 두 배 이상 향상된 결과이며 온저항 특성의 저하는 없는 것으로 확인되었다. 본 연구에서 활용한 플로팅 금속 가드링 구조는 추가적인 공정단계 없이 소자의 특성을 향상시킬 수 있는 매우 활용도가 높은 기술로 기대된다.

• 한국과학교육학회지
• /
• 제39권1호
• /
• pp.73-88
• /
• 2019

본 연구에서는 자생적 온라인 교사 공동체 인디스쿨에 축적되어 온 과학 교수 관련 질문 게시글을 분석함으로써, 초등교사가 겪는 과학 교수 관련 어려움을 파악했다. 이를 위해, 3~6학년 물리 영역 및 과학 전반에 해당하는 질문 게시글 409개를 초등교사의 탐구 기반 과학 교수 역량을 다룬 Alake-Tuenter et al.(2013)의 틀을 수정 보완한 질문 분석틀로 분석하였고, 과학-SMK와 과학-PCK의 구성요소별 어려움을 탐색하였다. 분석 결과, 과학-SMK 질문이 과학-PCK 질문 보다 더 많이 나타났으며, 연도별로는 교육과정이 변화하는 시기였던 2014년과 2015년도에, 단원별로는 렌즈 단원에 대한 질문이 가장 많았다. 과학-SMK 측면에서 4년 이상 지속적으로 나타난 어려움은 렌즈와 전기 단원에 대한 것이다. 렌즈 단원에서는 투명한 물컵 모양의 물체가 렌즈로 작동하는 원리와 볼록렌즈에서 상의 생성 과정 등 과학적 사실과 개념의 적용 등이, 전기 단원에서는 '전류의 흐름 변화에 따른 나침반의 움직임 변화'와 '전구의 직렬연결'에서 예상치 못한 탐구 결과 오류 등이 초등교사가 오랜 기간 겪어온 과학-SMK 측면의 어려움으로 나타났다. 과학-PCK 측면에서 4년 이상 지속적으로 나타난 어려움은 과학수업 운영 전반에 대한 것으로, 수업자료 및 학기말 활동구성 아이디어의 요청과 교육과정 운영 지침의 이해 등이 있다. 자생적으로 생성 및 운영되고 있는 인디스쿨의 과학 교수 관련 질문 게시글에서 오랫동안 해결되지 못한 채 반복되고 있는 초등교사들의 실제적인 어려움을 파악해 이를 해결하고 도움을 줄 수 있는 과학 교수 지원 체제를 구축하는 것이 필요할 것이다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제11권7호
• /
• pp.299-306
• /
• 2022

최근 로봇이나 설비, 회로 등에 센서 내장이 보편화 되고, 측정된 센서 데이터를 학습하여 기기의 고장을 진단하기 위한 연구가 활발하게 수행되고 있다. 이러한 고장 진단 연구는 고장 상황이나 종류를 예측하기 위한 분류(Classification) 모델 개발과 정량적으로 고장 상황을 예측하기 위한 회귀(Regression) 모델 개발로 구분된다. 분류 모델의 경우, 단순히 고장이나 결함의 유무(Class)를 확인하는 반면, 회귀 모델은 무수히 많은 수치 중에 하나의 값(Value)을 예측해야 하므로 학습 난이도가 더 높다. 즉, 입력과 출력을 대응시켜 고장을 예측을 할 때, 유사한 입력값이 동일한 출력을 낸다고 결정하기 어려운 불규칙한 상황이 다수 존재하기 때문이다. 따라서 본 논문에서는 주기성을 지닌 입출력 데이터에 초점을 맞추어, 입출력 관계를 분석하고, 슬라이딩 윈도우 기반으로 입력 데이터를 패턴화 하여 입출력 데이터 간의 규칙성을 확보하도록 한다. 제안하는 방법을 적용하기 위해, 본 연구에서는 MMC(Modular Multilevel Converter) 회로 시스템으로부터 주기성을 지닌 전류, 온도 데이터를 수집하여 ANN을 이용하여 학습을 진행하였다. 실험 결과, 한 주기의 2% 이상의 윈도우를 적용하였을 때, 적합도 97% 이상의 성능이 확보될 수 있음을 확인하였다.

• 한국농림기상학회지
• /
• 제24권4호
• /
• pp.275-284
• /
• 2022

기후변화에 따른 대기 온도 및 이산화탄소 농도의 상승은 농업 생산성에 큰 영향을 미칠 것으로 예상된다. RCP 8.5 시나리오에 따른 21세기말(2071~2100) 기후조건에서는 전 생육기간에 걸쳐 군락광합성이 크게 증가하였으나 이러한 효과가 종실 수량 증가로는 이어지지 않았다. 특히 높은 광합성능으로 인한 바이오매스의 증가는 분지 수 확보에 긍정적으로 작용하여 협수와 립수는 큰 변동이 없었던 반면 립중은 단독 고온 조건과 유사하게 현저히 감소하였다. 이는 등숙기간 중 고온에 의한 동화산물의 축적 및 전류 불량이 주요 요인으로 판단된다. 이러한 결과는 미래 기후 환경에서 종실 수량 감소가 협수와 립수 보다는 립중의 감소에 의한 것임을 의미한다. 이와 같은 결과들은 우리나라 남부지역에서 기후변화에 따른 콩 생육의 불확실성을 해소하고 피해 대책을 마련하기 위한 기초자료로써 유용하게 활용될 것으로 기대된다.

• 자원리싸이클링
• /
• 제33권4호
• /
• pp.36-46
• /
• 2024

니켈계 내열합금인 인코넬 713C 스크랩으로부터 니켈을 회수하는 습식제련 기반 재활용공정을 연구하였다. 개발공정은 i) 고온전처리 스크랩의 파분쇄, ii) 황산침출, iii) 미반응 산, 몰리브데늄, 알루미늄의 용매추출과 크롬의 침전분리, iv) 진공증발결정화를 통한 황산니켈 제조, 그리고 v) 니켈의 전해채취 순서로 진행되었다. 75 #x339B; 이하로 용이하게 파분쇄가 가능한 니켈-알루미늄 금속간화합물(Ni₂Al₃)를 건식제련 전처리로 제조하고 황산침출에 사용하였다. 황산 농도 2 mol/L, 고액비 20 g/L, 침출 온도 80 ℃ 조건에서 2시간 동안 침출을 실시하여 몰리브데늄은 28 %, 니켈과 알루미늄은 98 % 이상의 침출율을 얻었다. 침출액으로부터 황산니켈을 회수하기 위하여 용매추출과 침전법을 활용하여 몰리브데늄, 알루미늄은 99 % 이상, 크롬은 93 % 제거하고 2.34 g/L 농도의 황산니켈 수용액을 얻었다. 이의 진공증발결정화를 통해 얻어진 황산니켈수화물을 이용해 니켈 전해채취를 실시하여 99.9 % 순도의 금속 니켈을 제조하였다. 이때 음극 전해액 pH 조절을 위해 음이온 교환막이 장착된 전해셀을 이용하였으나 교환막은 기대한 원리대로 작동하지 않았으며 이에 따라 73.3 %의 낮은 전류효율을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.25-33
• /
• 2011

본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.75-85
• /
• 2009

본 논문에서는 two-carrier W-CDMA 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 3G 통신 시스템 응용을 위한 13비트 100MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 4단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리속도와 함께 전력 소로 및 면적을 최적화하였다. 입력 단 SHA 회로에는 면적 효율성을 가지멸서 고속 고해상도로 동작하는 게이트-부트스트래핑 회로를 적용하여 1.0V의 낮은 전원 전압동작에서도 신호의 왜곡없이 Nyquist 대역 이상의 입력 신호를 샘플링할 수 있도록 하였다. 입력 단 SHA 및 MDAC에는 낮은 임피던스 기반의 캐스코드 주파수 보상 기법을 적용한 2단 증폭기 회로를 사용하여 Miller 주파수 보상 기법에 비해 더욱 적은 전력을 소모하면서도 요구되는 동작 속도 및 안정적인 출력 조건을 만족시키도록 하였으며, flash ADC에 사용된 래치의 경우 비교기의 입력 단으로 전달되는 킥-백 잡음을 줄이기 위해 입력 단과 출력 노드를 클록 버퍼로 분리한 래치 회로를 사용하였다. 한편, 제안하는 시제품 ADC에는 기존의 회로와는 달리 음의 론도 계수를 갖는 3개의 전류만을 사용하는 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 13비트 해상도에서 각각 최대 0.70LSB, 1.79LSB의 수준을 보이며, 동적 성능으로는 100MS/s의 동작 속도에서 각각 최대 64.5dB의 SNDR과 78.0dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.22mm^2$이며, 1.2V 전원 전압과 100MS/s의 동작 속도에서 42.0mW의 전력을 소모하여 0.31pJ/conv-step의 FOM을 갖는다.