• Journal of the Korean Vacuum Society
• /
• v.17 no.5
• /
• pp.394-399
• /
• 2008

Growth and electronic structure of pentacene film on silicon oxide before and after octadecyltrichlorosilane (OTS) treatment have been studied by photoelectron spectroscopy and photoelectron emission microscopy. On the OTS-treated surface, due to the weak interaction between the substrate and pentacene, the diffusion of pentacene is enhanced and domain size gradually grows, leading to a gradual change of the HOMO offset position. On the bare silicon oxide, the change of the HOMO position is marginal because of relatively strong interaction between the substrate and pentacene from the beginning.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.05a
• /
• pp.105-110
• /
• 2008

We have proposed a new structure of poly-silicon thin film transistor(TFT) which was fabricated the LDD region using doping oxide with graded spacer by etching shape retio. The devices of n-channel poly-si TFT's hydrogenated by $H_2$ and $HT_2$/plasma processes are fabricated for the devices reliability. We have biased the devices under the gate voltage stress conditions of maximum leakage current. The parametric characteristics caused by gate voltage stress conditions in hydrogenated devices are investigated by measuring /analyzing the drain current, leakage current, threshold voltage($V_{th}$), sub-threshold slope(S) and transconductance($G_m$) values. As a analyzed results of characteristics parameters, the degradation characteristics in hydrogenated n-channel polysilicon TFT's are mainly caused by the enhancement of dangling bonds at the poly-Si/$SiO_2$ interface and the poly-Si Brain boundary due to dissolution of Si-H bonds. The structure of novel proposed poly-Si TFT's are the simplity of the fabrication process steps and the decrease of leakage current by reduced lateral electric field near the drain region.

• Resources Recycling
• /
• v.17 no.2
• /
• pp.36-45
• /
• 2008

Pickling of oxidized 304 stainless steel has been investigated using rotating disk electrode in waste acid solutions generated from the etching process of silicon wafer in order to recycle them. The waste acid solution contained acetic, nitric, hydrofluoric acids, and silicon of $19.6g/L^{-1}$. Electrochemical behavior during the pickling was distinctively different between the original and silicon-removed acid solutions. Open circuit potential was continuously changed in the original solution, while it was discontinuously changed and fluctuated in the silicon-removed solution. Fast and abrupt removal of surface oxide layer with severe pitting was observed in the silicon-removed solution. It was found that solution temperature had the most influential effect on glossiness. Surface glossiness after pickling was decreased with solution temperature. At the same condition, the glossiness was higher in the original solution than in the silicon-removed solution.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.10a
• /
• pp.24.1-24.1
• /
• 2011

CMP (Chemical Mechanical Planarization)는 고직접도의 다층구조의 소자를 형성하기 위한 표면연마 공정으로 사용되며, pattern 크기의 감소에 따른 공정 중요도는 증가하고 있다. 반도체 소자 제조 공정에서는 낮은 비용으로 초기재료를 만들 수 있고 우수한 성능의 전기 절연성질을 가지는 산화막을 만들 수 있는 단결정 실리콘 웨이퍼가 주 재료로 사용되고 있으며, 반도체 공정에서 실리콘 웨이퍼 표면의 거칠기는 후속공정에 매우 큰 영향을 미치므로 CMP 공정을 이용한 평탄화 공정이 필수적이다. 다결정 실리콘 박막은 현재 IC, RCAT (Recess Channel Array Transistor), 3차원 FinFET 제조 공정에서 사용되며 CMP공정을 이용한 표면 거칠기의 최소화에 대한 연구의 필요성이 요구되고 있다. 본 연구에서는 알칼리성 슬러리를 이용한 단결정 및 다결정 실리콘의 식각 및 연마거동에 대한 특성평가를 실시하였다. 화학적 기계적 연마공정에서 슬러리의 pH는 슬러리의 분산성, removal rate 등 결과에 큰 영향을 미치고 연마대상에 따라 pH의 최적조건이 달라지게 된다. 따라서 단결정 및 다결정 실리콘 연마공정의 최적 조건을 확립하기 위해 static etch rate, dynamic etch rate을 측정하였으며 연마공정상의 friction force 및 pad의 온도변화를 관찰한 후 removal rate을 계산하였다. 실험 결과, 단결정 실리콘은 다결정 실리콘보다 static/dynamic etch rate과 removal rate이 높은 것으로 나타났으며 슬러리의 pH에 따른 removal rate의 증가율은 다결정 실리콘이 더 높은 것으로 관찰되었다. 또한 다결정 실리콘 연마공정에서는 friction force 및 pad의 온도가 단결정 실리콘 연마공정에 비해 상대적으로 더 높은 것으로 나타났다. 결과적으로 단결정 실리콘의 연마 공정에서는 화학적 기계적인 거동이 복합적으로 작용하지만 다결정 실리콘의 경우 슬러리를 통한 화학적인 영향보다는 공정변수에 따른 기계적인 영향이 재료 연마율에 큰 영향을 미치는 것으로 확인되었으며, 이를 통한 최적화된 공정개발이 가능할 것으로 예상된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.264-264
• /
• 2016

최근에 charge trap flash (CTF) 기술은 절연막에 전하를 트랩과 디트랩 시킬 때 인접한 셀 간의 간섭현상을 최소화하여 오동작을 줄일 수 있으며 낸드 플래시 메모리 소자에 적용되고 있다. 낸드 플래시 메모리는 고집적화, 대용량화와 비휘발성 등의 장점으로 인해 핸드폰, USB, MP3와 컴퓨터 등에 이용되고 있다. 기존의 실리콘 기반의 플래시 메모리 소자는 좁은 밴드갭으로 인해 투명하지 않고 고온에서의 공정이 요구되는 문제점이 있다. 따라서, 이러한 문제점을 개선하기 위해 실리콘의 대체 물질로 산화물 반도체 기반의 플래시 메모리 소자들이 연구되고 있다. 산화물 반도체 기반의 플래시 메모리 소자는 넓은 밴드갭으로 인한 투명성을 가지고 있으며 저온에서 공정이 가능하여 투명하고 유연한 기판에 적용이 가능하다. 다양한 산화물 반도체 중에서 비정질 In-Ga-Zn-O (a-IGZO)는 비정질임에도 불구하고 우수한 전기적인 특성과 화학적 안정성을 갖기 때문에 많은 관심을 받고 있다. 플래시 메모리의 고집적화가 요구되면서 절연막에 high-k 물질을 atomic layer deposition (ALD) 방법으로 적용하고 있다. ALD 방법을 이용하면 우수한 계면 흡착력과 균일도를 가지는 박막을 정확한 두께로 형성할 수 있는 장점이 있다. 또한, high-k 물질을 절연막에 적용하면 높은 유전율로 인해 equivalent oxide thickness (EOT)를 줄일 수 있다. 특히, HfOx와 AlOx가 각각 trap layer와 blocking layer로 적용되면 program/erase 동작 속도를 증가시킬 수 있으며 넓은 밴드갭으로 인해 전하손실을 크게 줄일 수 있다. 따라서 본 연구에서는 ALD 방법으로 AlOx와 HfOx를 게이트 절연막으로 적용한 a-IGZO 기반의 thin-film transistor (TFT) 플래시 메모리 소자를 제작하여 메모리 특성을 평가하였다. 제작 방법으로는, p-Si 기판 위에 열성장을 통한 100 nm 두께의 SiO2를 형성한 뒤, 채널 형성을 위해 RF sputter를 이용하여 70 nm 두께의 a-IGZO를 증착하였다. 이후에 소스와 드레인 전극에는 150 nm 두께의 In-Sn-O (ITO)를 RF sputter를 이용하여 증착하였고, ALD 방법을 이용하여 tunnel layer에 AlOx 5 nm, trap layer에 HfOx 20 nm, blocking layer에 AlOx 30 nm를 증착하였다. 최종적으로, 상부 게이트 전극을 형성하기 위해 electron beam evaporator를 이용하여 platinum (Pt) 150 nm를 증착하였고, 계면 결함을 최소화하기 위해 퍼니스에서 질소 가스 분위기, $400^{\circ}C$, 30 분의 조건으로 열처리를 했다. 측정 결과, 103 번의 program/erase를 반복한 endurance와 104 초 동안의 retention 측정으로부터 큰 열화 없이 메모리 특성이 유지되는 것을 확인하였다. 결과적으로, high-k 물질과 산화물 반도체는 고성능과 고집적화가 요구되는 향후 플래시 메모리의 핵심적인 물질이 될 것으로 기대된다.

• Journal of Sensor Science and Technology
• /
• v.8 no.1
• /
• pp.32-37
• /
• 1999

A capacitance-type humidity sensor with mesa structure in which porous silicon layer is used as humidity-sensing material is developed and its humidity sensing properties are measured. This sensor has a structure where two electrodes are set on the up-side of the wafer against the past typical structure having these electrodes on the up and down-side of the wafer. Therefore, the sensor can be fabricated monolithically to be more compatible with the IC process technology, and is possible to detect more correct output capacitance by removing the effect of the parasitic capacitance from the bottom layer and other junctions. To do this, the sensor was fabricated using process such as localized formation of porous silicon, oxidation of porous silicon layer, and etching of oxidized porous silicon layer. From the completed samples, the dependence of capacitance on the relative humidity of 55 to 90% more was measured at room temperature. As the result, the measured capacitance increased monotonously higher at the low frequency of 120 Hz, where the capacitance was observed to increase over 300%.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.4
• /
• pp.19-25
• /
• 2002

In this paper, to improve the characteristics of a transmission line on silicon substrate, we fabricated air-bridge interconnected CPW transmission line on a 10-${\mu}{\textrm}{m}$-thick oxidized porous silicon(OPS) substrate using surface micromachining. Air-bridge interconnected CPW of S-W-S = 30-80-30 ${\mu}{\textrm}{m}$has insertion loss of -0.25 ㏈ and return loss of -28.9 ㏈ at 4㎓ And return loss of CPW with stepped compensated air-bridge(S-W-S : 30-100-30 ${\mu}{\textrm}{m}$) is improved -0.98㏈ at 4㎓. The results indicate that the thick OPS provides an approach to incorporate high performance, low cost microwave and millimeter wave circuits in a high-resistivity silicon-based process.

• Journal of the Korean Vacuum Society
• /
• v.19 no.3
• /
• pp.230-235
• /
• 2010

In this paper, we controlled the deposition rate and reflective index with process conditions that are TCP power, gas flow ratio and bias for optical properties of $SiO_2$ thin film using TCP-CVD equipment. We obtained a excellent $SiO_2$ thin film which has a excellent uniformity (<1 [%]), deposition rate (0.28 [${\mu}m$/ min]) and reflective index (1.4610-1.4621) within 4" wafer with process conditions ($SiH_4:O_2$=50 : 100 [sccm], TCP power 1 [kW], bias 200 [W]) at [$300^{\circ}C$].

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.460-460
• /
• 2011

그래핀은 탄소원자로 구성된 2차원의 나노재료로서 우수한 기계적, 전기적, 광학적 특성을 지닌다. 이러한 특성들을 기반으로 그래핀은 디스플레이, 터치스크린, 전 자기 차폐재 등의 다양한 분야로의 응용이 가능하다고 예측되고 있다. 한편 이러한 특성은 그래핀의 구조 및 결함, 불순물 등에 의하여 변화한다고 알려져 있으며, 이러한 특성의 변화를 통해 전자소자로의 응용도 가능 하다고 예측되고 있다. 따라서 그래핀의 구조를 제어하고 적절한 결함 및 불순물을 부여하는 것은 그래핀의 기초물성 연구 뿐 아니라 응용연구 에 있어서도 매우 중요하다고 할 수 있다. 본 연구에서는 공기 플라즈마를 이용하여 그래핀의 구조변형을 도모하였다. 그래핀은 열화학 기상증착법 (thermal chemical vapor deposition; TCVD)을 이용하여 300 nm 두께의 니켈박막이 증착된 기판위에 합성하였다. 합성된 그래핀은 산화처리 시 기판의 영향을 배제하고자 트렌치(trench) 구조의 산화막 실리콘 기판위로 전사함으로서 공중에 떠 있는 (air suspended) 구조를 구현하였다. 산화처리를 위한 장치는 직류 플라즈마 장치를 이용하였으며 0.1 Torr의 압력에서 0.4W의 파워로 공기 플라즈마를 방전하여 5분간의 산화처리와 특성평가를 매회 반복함으로서 처리시간에 따른 산화처리의 영향을 관찰하였다. 그 결과 공기 플라즈마 산화처리를 통해 그래핀에 결함을 부여하고 그래핀의 구조변형이 가능함을 확인하였다. 그래핀의 특성분석을 위해서는 광학현미경, 라만 분광기, 원자간힘현미경 등을 이용하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.263-263
• /
• 2016

최근 반도체 시장에서는 저비용으로 고성능 박막 트랜지스터(TFT)를 제작하기 위한 다양한 기술들이 연구되고 있다. 먼저, 재료적인 측면에서는 비정질 상태에서도 높은 이동도와 가시광선 영역에서 투명한 특성을 가지는 산화물 반도체가 기존의 비정질 실리콘이나 저온 폴리실리콘을 대체하여 차세대 디스플레이의 구동소자용 재료로 많은 주목받고 있다. 또한, 공정적인 측면에서는 기존의 진공장비를 이용하는 PVD나 CVD가 아닌 대기압 상태에서 이루어지는 용액 공정이 저비용 및 대면적화에 유리하고 프리커서의 제조와 박막의 증착이 간단하다는 장점을 가지기 때문에 활발한 연구가 이루어지고 있다. 특히 산화물 반도체 중에서도 indium-gallium-zinc oxide (IGZO)는 비교적 뛰어난 이동도와 안정성을 나타내기 때문에 많은 연구가 진행되고 있지만, 산화물 반도체 기반의 박막 트랜지스터가 가지는 문제점 중의 하나인 문턱전압의 불안정성으로 인하여 상용화에 어려움을 겪고 있다. 따라서, 본 연구에서는 기존의 산화물 반도체의 불안정한 문턱전압의 문제점을 해결하기 위해 마이크로웨이브 열처리를 적용하였다. 또한, 기존의 IGZO에서 suppressor 역할을 하는 값비싼 갈륨(Ga) 대신, 저렴한 지르코늄(Zr)과 하프늄(Hf)을 각각 적용시켜 용액 공정 기반의 Zr-In-Zn-O (ZIZO) 및 Hf-In-Zn-O (HIZO) TFT를 제작하여 시간에 따른 문턱 전압의 변화를 비교 및 분석하였다. TFT 소자는 p-Si 위에 습식산화를 통하여 100 nm 두께의 $SiO_2$가 열적으로 성장된 기판 위에 제작되었다. 표준 RCA 세정을 진행하여 표면의 오염 및 자연 산화막을 제거한 후, Ga, Zr, Hf 각각 suppressor로 사용한 IGZO, ZIZO, HIZO 프리커서를 이용하여 박막을 형성시켰다. 그 후 소스/드레인 전극 형성을 위해 e-beam evaporator를 이용하여 Ti/Al을 5/120 nm의 두께로 증착하였다. 마지막으로, 후속 열처리로써 마이크로웨이브와 퍼니스 열처리를 진행하였다. 그 결과, 기존의 퍼니스 열처리와 비교하여 마이크로웨이브 열처리된 IGZO, ZIZO 및 HIZO 박막 트랜지스터는 모두 뛰어난 안정성을 나타냄을 확인하였다. 결론적으로, 본 연구에서 제안된 마이크로웨이브 열처리된 용액공정 기반의 ZIZO와 HIZO 박막 트랜지스터는 추후 디스플레이 산업에서 IGZO 박막 트랜지스터를 대체할 수 있는 저비용 고성능 트랜지스터로 적용될 것으로 기대된다.