• 전자공학회논문지
• /
• 제50권8호
• /
• pp.285-291
• /
• 2013

본 논문은 금속 산화물 반도체의 산화막 두께, 채널 폭과 길이에 따른 실리콘 산화막의 신뢰성 특성을 연구하였다. 스트레스전류와 전이전류는 스트레스 전압에 의하여 발생된다. 스트레스 유기 누설전류는 스트레스 전압 인가 동안과 인가 후의 실리콘 산화막에 나타난다. 이때 저레벨 스트레스 전압에 의한 저레벨 누설전류는 저전압 인가 동안과 인가 후의 얇은 실리콘 산화막에서 발생한다. 저레벨 누설전류는 각각 스트레스 바이어스 조건에 따라 스트레스전류와 전이전류를 측정하였다. 스트레스 채널전류는 일정한 게이트 전압이 인가동안 측정하였고 전이 채널전류는 일정한 게이트 전압을 인가한 후에 측정하였다. 본 연구는 소자의 구동 동작 신뢰성을 위하여 저레벨 스트레스 바이어스 전압에 의한 스트레스 전류와 전이전류가 발생되어 이러한 저레벨 누설전류를 조사하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2007년도 춘계학술발표회 초록집
• /
• pp.14-15
• /
• 2007

MAHA PECVD(Plasma Enhanced Chemical Vapor Deposition) 설비는 반도체 소자업체의 200mm와 300mm 생산 라인에서 실리콘 산화막 및 실리콘 질화막을 증착하고 있는 (주)아토의 주력 반도체 전공정 설비이다. MAHA PECVD 설비는 2002년 소자업체에서 TEOS 산화막 공정에 대한 양산검증을 확보한 이후 현재까지 64 시스템이 제작되어 소자업체의 생산 라인에서 가동 중에 있다.

• E2M - 전기 전자와 첨단 소재
• /
• 제6권3호
• /
• pp.220-227
• /
• 1993

본 논문에서는 산화막의 두께가 23.angs.이며 질화막의 두께를 각각 530.angs., 1000.angs.으로한 캐패시터형 MNOS소자를 제작하고 기억특성을 비교, 분석하였다. 특성조사를 위해 자동 .DELTA. $V_{FB}$ 추적장치를 설계, 제작하여 사용하였다. 기억트랩밀도는 질화막 두께 530.angs.인 소자가 1000.angs.인 소자보다 0.18 x $10^{16}$ $m^{-2}$ 크며, 0.31 x $10^{8}$ V/m 낮은 산화막 전기장에서 전자가 주입되었으며 $10^{4}$sec경과후 포획전자의 유지율도 우수하였다. 또한 포획된 전자는 실리콘쪽으로의 역터넬링으로 인한 감쇠가 우세하게 나타났다. 펄스전압 인가에 따른 플랫밴드전압의 변화가 선형적으로 증가하는 영역에서는 산화막 전류가 지배적이었으며 포화하다 감소하는 영역에서는 질화막 전류의 영향이 컸다. 소거동작은 포획된 전자의 방출과 실리콘으로 부터의 정공주입이 동시에 일어남을 관측하였다.

• 한국진공학회지
• /
• 제4권3호
• /
• pp.313-318
• /
• 1995

비정질실리콘의 고상결정화 및 다결정실리콘의 열상화를 포함한 고온공정으로 제작한 다결정실리콘 박막 트랜지스터의 서브트레시홀드 특성을 연구하였다. 제작된 소자의 전계효과이동도는 60$ extrm{cm}^2$/V.s 이상, 서브트레시홀드 수윙은 0.65 V/decade 이하로 전기적 특성이 매우 우수하다. 그러나, 소자의 문턱전압이 음게이트전압으로 크게 치우쳐 있으며 n-채널과 p-채널 소자간의 서브트레시홀드 특성이 크게 다르다. 열성장된 게이트 산화막을 가진 다결정실리콘 박막 트랜지스터의 서브트레시홀드 특성을 다결정실리콘 활성층내의 트랩과, 게이트산화막과 다결정실리콘 사이의 계면 고정전하를 이용하여 모델링하였다. 시뮬레이션을 통하여 제안된 다결정실리콘의 트랩모델이 실험결과를 잘 설명할 수 있음을 확인하였다.

• 전자공학회논문지T
• /
• 제35T권1호
• /
• pp.29-32
• /
• 1998

실리콘 산화막에서 저레벨 누설전류를 조사하였다. 저레벨 누설전류는 전이요소와 직류요소로 구성되어 있다. 전이요소는 스트레스에 의해 두 계면트랩 가까이 발생된 트랩의 충방전에 의한 터널링으로 나타났으며 직류요소는 산화막을 통한 트랩 어시스트 터널링으로 나타났다 그리고 저레벨 누설전류는 산화막에서 발생된 트랩의 수에 비례하였다. 저레벨 누설전류는 트랩의 충방전 누설전류이며 비휘발성 소자의 데이터 유지능력에 영향을 주었다.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.83-90
• /
• 1998

MOS 캐패시터의 게이트 전극을 비정질 상태의 실리콘으로 형성하여 GOI(Gate Oxide Integrity)특성에 미치는 불순물 활성화 열처리의 효과를 조사하였다. LPCVD(Low Pressure Chemical Vapor Deposition) 방법으로 증착한 비정질 실리콘 게이트 전극은 활성화 열처리에 의하여 다결정 실리콘 상태로 구조가 변화하며, 불순물 원자의 활성화가 충분히 이루어졌다. 또한, 비정질 상태의 게이트 전극은 커다란 압축 응력(compressive stress)을 가지지만, 활성화 열처리 온도가 700℃에서 900℃로 증가함에 따라서 응력이 완화되었고 게이트 전극의 저항도 감소하는 특성을 보였다. 또한 얇은 게이트 산화막의 신뢰성 및 산화막의 계면특성은 활성화 열처리 온도에 크게 의존하고 있었다. 900℃에서 활성화 열처리를 한 경우가 700℃에서 열처리한 경우보다 산화막내에서의 전하 포획 특성이 개선되었으며, 산화막의 신뢰성이 향상되었다. 특히, TDDB 방법으로 예측한 게이트 산화막의 수명은 700℃의 열처리에서는 3×10/sup 10/초였지만, 900℃에서의 열처리에서는 2×10/sup 12/초로 현저하게 개선되었다. 그리고, 산화막 계면에서의 계면 전하 밀도는 게이트의 응력 완화에 따라서 개선되었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2014년도 추계학술대회 논문집
• /
• pp.98-99
• /
• 2014

질산산화법(nitric acid oxidation method)은 저온에서 안정적인 산화막을 형성하는 직접산화공정으로 azeotropic point(68 wt%)인 120도 이하의 온도에서 산화막을 형성한다. 120도에서 형성한 질산산화막은 CVD법으로 형성한 산화막 보다 낮은 누설전류밀도(leakage current density)를 나타낸다. 또한 질산의 농도가 증가함에 따라 형성한 산화막의 누설전류밀도가 감소하며, 이는 열산화법으로 형성한 산화막 보다 낮다. 질산산화의 낮은 누설전류밀도는 형성한 산화막의 높은 원자 밀도와 낮은 계면준위밀도에 의한 것으로 이 특성을 이용하여 게이트 절연막(gate insulator)과 태양전지의 passivation막으로 응용되고 있다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2007년도 추계학술발표대회 및
• /
• pp.142.1-142.1
• /
• 2007

• 한국진공학회지
• /
• 제16권5호
• /
• pp.366-370
• /
• 2007

밀도가 높고 주기적으로 배열된 나노 크기의 기공이 25nm 두께의 실리콘 산화막 기판위에 형성 되었다. 나노미터 크기의 패턴을 형성시키기 위해서 자기조립물질을 사용했으며 폴리스티렌(PS) 바탕에 벌집형태로 평행하게 배열된 실린더 모양의 폴리메틸메타아크릴레이트(PMMA)의 구조를 형성하였다. 폴리메틸메타아크릴레이트를 아세트산으로 제거하여 폴리스티렌만 남아있는 나노크기의 마스크를 만들었다. 폴리스티렌으로 이루어진 나노패턴의 지름은 $8{\sim}30nm$ 였고 높이는 40nm였으며, 패턴과 패턴사이의 간격은 60nm였다. 형성된 패턴을 실리콘 산화막 위에 전사시키기 위해 불소 기반의 화학 반응성 식각을 사용하였다. 실리콘 산화막에 형성된 기공의 지름은 $9{\sim}33nm$였다. 실리콘 산화막을 불산으로 제거하여 실리콘에 형성된 기공을 관찰하였고, 실리콘기판에 형성된 기공의 지름은 $6{\sim}22nm$였다. 형성된 기공의 크기는 폴리메틸메타아크릴레이트의 분자량과 관계가 있음을 알 수 있었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2008년도 추계학술대회 초록집
• /
• pp.59-60
• /
• 2008

산화실리콘 박막은 생체적합성, 폴리머 필름의 gas barrier, 저유전율, 환경차단 보호막 등 다양한 특성을 갖고 있어 연구개발이 활발하게 이루어지고 있다. 본 연구는 저진공 화학기상증착법 (LPCVD)를 이용하여 산화실리콘 박막을 제작하였다. 실리콘 박막을 위한 전구체는 환경 친화적이며 상온에서 비교적 높은 증발점을 갖는 hexamethyldisiloxane (HMDSO)을 이용하였으며, 이때 기판은 실리콘을 이용하였다. LPCVD의 공정변수는 전구체 공급량(진공도)과 RF power를 중심으로하여 Taguchi 실험계획법에 따라 박막을 제작하였다. 또한, 실험계획법에 의해 최적 전구체 공급량과 RF power를 결정하고 산소분압의 변화에 따른 산화실리콘 박막을 제작하였다. 산화실리콘 박막은 표면특성 및 화학적 결합상태를 수접촉각, SEM, AFM, FTIR 등을 이용하여 관찰하고 분석하였다.