• Title/Summary/Keyword: 신호발생기

Search Result 1,637, Processing Time 0.027 seconds

Implementation of the chirp signal generator for the time-frequency domain reflectometry system (시간-주파수 영역 반사파 계측 시스템을 위한 첩 신호 발생기 구현)

  • Choe, Tok-Son;Park, Jin-Bae;Yoon, Tae-Sung
    • Proceedings of the KIEE Conference
    • /
    • 2004.07d
    • /
    • pp.2344-2346
    • /
    • 2004
  • 시간-주파수 영역 반사파 계측 시스템의 상용화를 위해서 현재 범용 장비들을 통해 구현되었던 신호 발생부, 신호 습득부. 신호 분배부, 신호 처리부의 실제 구현이 필요하다. 따라서, 본 논문에서는 그 첫 번째 단계로 시간-주파수 영역 반사파 계측 시스템에서 핵심부분인 신호 발생기를 AD9854 칩과 mega128 컨트롤러를 이용해 구현한다. 시간-주파수 영역 반사파 계측시스템의 신호 발생기 부분은 시간-주파수 영역 반사파계측 방법의 기준 신호인 첩 신호를 발생시키는 부분이다. 긴 주기를 가지는 첩 신호를 실제로 발생시키기 위해 아날로그 디바이스(Analog Device)사의 범용 통신칩으로 사용되는 AD9854와 AD9854를 제어하기 위해 아트멜(Atmel)사의 mega 128 컨트롤러를 사용하여 구현한다. 구현된 첩 신호 발생기를 실제 시간-주파수 영역 반사파 계측 시스템에 적용하여 그 성능을 검증한다.

  • PDF

Design of Acoustic Signal Generator for Accuracy Test of Underwater Acoustic Sensors (음향센서 정확도 시험을 위한 모의신호 발생기 설계 기법)

  • Lee Yong-Gon;Lee Sang-Kuk;Park Hyung-Ook;Kim Eung-Bum
    • Proceedings of the Acoustical Society of Korea Conference
    • /
    • spring
    • /
    • pp.261-264
    • /
    • 2000
  • 음향센서의 정확도 시험을 위해서는 사전 약속된 모의신호를 발생하는 기준 음향센서, 즉 모의신호 발생기가 필요하다. 모의신호 발생기는 정확도 시험의 기준이 되므로 위치가 정확하게 산출되어야 하고, 발생시키는 모의신호는 시험 목적에 부합되도록 설계되어야 한다. 본 연구에서는 모의신호 발생기의 위치 추정 및 모의신호 발생을 위한 설계 기법을 제안하고, 제안 기법에 대한 위치 추정 알고리즘을 시뮬레이션으로 고찰한다.

  • PDF

Design of 77 GHz Automotive Radar Interferer Generator (77 GHz 차량용 레이다 간섭신호 발생기 설계)

  • Kim, Dong-Kyun;Cui, Chenglin;Kwon, Oh-Yun;Yoon, Chai-Won;Kim, Byung-Sung
    • The Journal of Korean Institute of Electromagnetic Engineering and Science
    • /
    • v.27 no.9
    • /
    • pp.865-871
    • /
    • 2016
  • This work presents a radar signal interferer to be used for evaluating the mutual interference among automotive radars. The developed interfering signal generator is composed of a reference signal generator and a 77 GHz transmitter. Reference signal generator is made up of commercial chips and board, it can generate various modulated signal such as triangular wave, sawtooth wave and random frequency hopping. The transmitter generates 77 GHz band signal by multiplying modulated reference signal frequency 28 times. Transmitter was fabricated using 65 nm CMOS process, it can operate horn antenna by built in on-chip waveguide feeder. The transmitter exhibited 7.31~8.06 dBm output power over a frequency lock range of 75.6~77 GHz.

(An Implementation of Timing Signal Board to Analyze the EA Effect for Coherent Radar Systems) (위상정합 레이더에 대한 EA효과 분석용 타이밍 신호발생기)

  • Sin, Hyeon-Ik;Im, Jung-Su;Kim, Hwan-U
    • Journal of the Institute of Electronics Engineers of Korea SC
    • /
    • v.39 no.2
    • /
    • pp.116-122
    • /
    • 2002
  • A timing signal board which can be used to analyze EA effect for coherent radar systems is introduced. It is capable of generating the timing signals that are needed for EA test about radar systems in real time. Its function to generate baseband target signal makes it easy to analyze EA effect. Because all parameters of timing signals can be changed by software, it is very easy to configure many kinds of test scenarios.

Numerical Modelling of Weak Oscillation Phenomena in RF Repeaters (RF중계기 미세발진현상의 수치적 모델링)

  • Lee Hak-Yong;Song Seung-Joon;Lee Hong-Bae
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 2002.08a
    • /
    • pp.43-45
    • /
    • 2002
  • 이동통신 무선망 설계 시에는 전파강도가 부족하여 발생하는 부분적인 음영지역을 해결하기 위해서 기지국 신호를 재증폭하는 중계기를 이용하게 된다. 이러한 중계기는 입출력 안테나 사이에 충분한 격리도를 확보하지 않으면 증폭된 출력신호가 입력단으로 유입되어 시스템 발진현상이 발생하게 된다. 격리도에 따라 신호의 신호대잡음비를 저하시키는 수준의 미세발진이 발생하거나 출력증폭기의 한계점에 도달시키는 완전발진이 발생 된다. 기지국에 입력된 신호를 복조하여 신호의 상태에 따라 단말기 출력을 증가시키도록 제어하는 상황에서 이러한 중계기의 발진현상은 시스템 성능의 현저한 저하를 가져오게 된다. 본 논문에서는 실험적으로 발견된 중계기 발진현상을 수학적 모델링을 통하여 중계기의 특성 및 입출력 안테나 사이의 격리도와 미세발진현상과의 관계를 규명한다. 아울러 실험결과와의 비교분석을 통하여 본 논문에서 제시한 모델링의 타당성을 증명한다.

  • PDF

A Clock Generator with Jitter Suppressed Delay Locked Loop (낮은 지터를 갖는 지연고정루프를 이용한 클럭 발생기)

  • Nam, Jeong-Hoon;Choi, Young-Shig
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.49 no.7
    • /
    • pp.17-22
    • /
    • 2012
  • A novel Clock Generator with jitter suppressed delay-locked loop (DLL) has been proposed to generate highly accurate output signals. The proposed Clock Generator has a VCDL which can suppress its jitter by generating control signals proportional to phase differences among delay stages. It has been designed to generate 1GHz output at 100MHz input with 1.8V $0.18{\mu}m$ CMOS process. The simulation result demonstrates a 3.24ps of peak-to-peak jitter.

Wideband Signal Generator Implementation for Earth Observation Satellite (지구관측위성 광대역 신호 발생기 구현)

  • Kim, Joong-Pyo;Ryu, Sang-Burm;Lim, Won-Gyu;Lee, Sang-Kon
    • Journal of Satellite, Information and Communications
    • /
    • v.8 no.2
    • /
    • pp.88-93
    • /
    • 2013
  • The wideband chirp signal generator to enhance the resolution of synthetic aperture radar of obtaining the earth observation image is needed. This paper deals with designing, manufacturing and testing the wideband digital chirp signal generator having high resolution for LEO earth observation satellite. The wideband digital chirp signal generator is implemented with the memory-map based structure which is mostly applied in the satellite, and consists of the digital module to generate the digital chirp signal and the RF module to perform the quadrature modulation. The I/Q signals stored in the memory of the digital module are D/A converted and delivered to be quadrature modulated with the reference signal of 1275 MHz in the RF module. Furthermore, the test bench and GUI to validate the signal generator function are also developed. It is found that the requirement of 144 MHz bandwidth for the digital chirp signal generator is well met. Finally it is noteworthy that the distortion occurred in the chirp signal generator was compensated by the pre-distortion compensation.

A Circuit design for generating binary logarithms for possible signal processing using programmable variable - rate up/down counter (Programmable variable-rate up/down counter를 사용한 신호처리가 가능한 Binary logarithms 발생을 위한 회로설계)

  • 이지영
    • The Journal of the Acoustical Society of Korea
    • /
    • v.5 no.3
    • /
    • pp.13-20
    • /
    • 1986
  • 본 논문은 신호처리가 가능한 2진 로가리즘 상수를 발생시키기 위한 programmable variable-rate up/down 계수기의 설계를 기술한다. 2진수에 대한 밑수가 2인 로가리즘 계승의 적용은 결 과적으로 오차가 발생한다. log\sub 2\(1+χ)-χ에 의해 정의된 것처럼 log\sub 2\(1+χ)에서의 오차는 직선의 집합으로 갖게된다. 계수기 rate는 직선의 기울기에 비례한다. 그러므로 신호처리가 가능한 2진 로가리즘 상수는 programmable 계수기를 사용함으로써 쉽게 발생될 수 있다.

  • PDF

Study on Partial Discharge Characteristics under Insulating Material of Substation Facilities (변전기기 절연매질에서 발생하는 부분방전신호 특성분석)

  • Han, Ki-Seon
    • Proceedings of the KIEE Conference
    • /
    • 2008.10a
    • /
    • pp.153-154
    • /
    • 2008
  • 변전기기의 주요 절연매질인 절연유 및 $SF_6$ 가스에서 절연불량으로 부분방전이 발생할때 방사되는 전자기파 특성을 측정, 분석 하였다. 부분방전 발생기구로 부유전극을 제작하여 실험하였으며 부분 방전에 의한 전자기파 신호의 특성을 분석한 결과 변압기 주 절연물인 절연유에서 발생하는 부분방전신호가 크고 높은 주파수의 신호가 발생하였고, 가스절연개폐장치 주 절연물인 $SF_6$ 가스에서 발생하는 부분방전신호도 비교적 높은 주파수 신호가 발생하였다. 본 분석결과는 변전소 주요 설비인 변압기 및 가스절연개폐장치에서 발생가능한 절연이상을 진단하기 위한 전자기파를 이용한 부분방전 분석기술 개발에 응용할 예정이다.

  • PDF

Digital Conversion Error Analysis in a Time-to-Digital Converter (시간-디지털 변환기에서 디지털 변환 에러 분석)

  • Choi, Jin-Ho;Lim, In-Tack
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2017.10a
    • /
    • pp.520-521
    • /
    • 2017
  • The converted error is occurred by the time difference between the time interval signal and the clock in a Time-to-Digital Converter of counter-type. If the clock period is $T_{CLOCK}$ the converted error is a maximum $T_{CLOCK}$ by the time difference between the start signal and the clock. And the converted error is a maximum $-T_{CLOCK}$ by the time difference between the stop signal and the clock. However, when the clock is synchronized with the start signal and the colck is generated during the time interval signal the range of converted digital error is from 0 to $(1/2)T_{CLOCK}$.

  • PDF