Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Clock Generator with Jitter Suppressed Delay Locked Loop

낮은 지터를 갖는 지연고정루프를 이용한 클럭 발생기

  • 남정훈 (부경대학교 전자공학과) ;
  • 최영식 (부경대학교 전자공학과)
  • Received : 2012.03.23
  • Accepted : 2012.05.22
  • Published : 2012.07.25
Download PDF
⟨ Previous Next ⟩

Abstract

A novel Clock Generator with jitter suppressed delay-locked loop (DLL) has been proposed to generate highly accurate output signals. The proposed Clock Generator has a VCDL which can suppress its jitter by generating control signals proportional to phase differences among delay stages. It has been designed to generate 1GHz output at 100MHz input with 1.8V $0.18{\mu}m$ CMOS process. The simulation result demonstrates a 3.24ps of peak-to-peak jitter.

본 논문에서는 낮은 지터를 갖는 지연고정루프를 이용하여 좀 더 정확한 출력을 갖는 클럭 발생기를 제안하였다. 제안된 클럭 발생기에 사용된 지연고정루프는 열 개의 지연단을 가진 전압제어지연단(VCDL)을 사용하며, 기준 지연단의 출력신호와 이전 지연단의 출력신호를 비교하여 위상차에 해당하는 만큼의 전압을 발생시켜 지연단의 제어전압으로 인가된다. 이 제어전압은 지연단의 출력신호의 위상이 흔들림에 따라 증가하거나 감소하여 출력신호의 지연정도를 조절하여 위상변화를 보상하며, 지연고정루프 출력신호 및 체배 된 출력신호의 지터를 감소시킨다. 제안된 클럭 발생기는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여, 100MHz를 입력신호로 인가 할 경우 1GHz의 신호가 출력 되도록 설계 하였다. 시뮬레이션 결과 출력 신호의 peak-to-peak 지터 값은 3.24ps이었다.

Keywords

References

  1. G. Chien and P. R. Gray, "A 900-MHz local oscillator using a DLL-based frequency multiplier technique for PCS applications," IEEE J. Solid-State Circuits, vol. 35, no. 12, pp. 1996-1999, Dec. 2000. https://doi.org/10.1109/4.890315
  2. H. H. Chang, J. U. Chang, C. Y. Kuo and S. I. Liu, "A 0.7-2GHz self-calibrated multiphase delay-locked loop," IEEE J. Solid-State Circuits, vol. 41, no. 5, pp. 1051-1061, May. 2006. https://doi.org/10.1109/JSSC.2006.874036
  3. J. M. Chou, Y. T. Hsieh and J. T Wu, "Phase averaging and interpolation using resistor strings or resistor rings for multi-phase clock generation," IEEE J. Trans. Circuits Syst. I. vol. 53, no. 5 pp. 984-991, May. 2006. https://doi.org/10.1109/TCSI.2006.869905
  4. F. Baronti, D. Lunardini, R. Roncella and R. Saletti, "A self-calibrating delay-locked delay line with shunt-capacitor circuit scheme," IEEE J. Solid-State Circuits, vol. 39, no. 2, pp. 384-387, Feb. 2004. https://doi.org/10.1109/JSSC.2003.821773
  5. K. J. Hsiao and T. C. Lee, "An 8-GHz to 10-GHz distributed DLLfor multiphase clock generation," IEEE J. Solid-State Circuits, vol. 44, no. 9, pp. 2478-2487, Sept. 2009. https://doi.org/10.1109/JSSC.2009.2024804
  6. 송윤귀, 최영식 "다중 전하펌프를 이용한 고속 위 상고정루프" 전자공학회논문지-SD, 제46권 제2호, 71-77쪽, 2009.2