• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.241-241
• /
• 2012

$SF_6$와 $NF_3$는 디스플레이 장치의 제조공정 중 $SiN_x$박막을 건식식각공정에서 사용되고 있다. 이 논문에서는 이 두 가스에 대한 건식식각의 특성을 관찰하기 위해서 CCP-RIE를 이용하여 가스와 산소의 유량비($SF_6$/$O_2$>, $NF_3$/$O_2$), 압력, 전력 비(13.56 MHz/2 MHz)를 변화시키는 다양한 공정조건하에서 실험을 진행하였다. 이 실험에서 $NF_3$를 이용한 $SiN_x$ 박막 건식식각률이 $SF_6$를 이용한 건식식각률보다 모든 공정 조건하에서 높게 나타났다. 불소원자의 OES 강도와 V/I probe 를 이용하여 건식식각률과 비례하는 상관관계 변수를 발견하였고 이를 플라즈마 변수와 관련하여 해석하였다.

• Proceedings of the IEEK Conference
• /
• 1999.06a
• /
• pp.934-937
• /
• 1999

MMIC 제작을 위한 단일 반도체 공정으로써 PECVD를 이용한 Si₃N₄의 증착, RIE를 이용한 CaAs via-hole건식식각, 그리고 airbridge 공정조건을 위한 실험 및 분석 작업을 수행하였다. Si₃N₄의 증착 실험에서는 굴절률이 2인 조건을, GaAs via-hole 식각 실험에서는 최적화된 thru-via의 모양과 식각률을 갖는 조건을, airbridge 실험에서는 polyimide coating 및 건식 식각 조건과 금 도금 및 습식 식각의 최적 조건들을 찾아내었다.

• Journal of the Microelectronics and Packaging Society
• /
• v.19 no.4
• /
• pp.19-23
• /
• 2012

Silicon substrate for light emitting diodes (LEDs) has been the tendency of LED packaging for improving power consumption and light output. In this study, a low cost and high throughput Si through via fabrication has been demonstrated using a wet etching process. Both a wet etching only process and a combination of wet etching and dry etching process were evaluated. The silicon substrate with Si through via fabricated by KOH wet etching showed a good electrical resistance (${\sim}5.5{\Omega}$) of Cu interconnection and a suitable thermal resistance (4 K/W) compared to AlN ceramic substrate.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.11a
• /
• pp.68-68
• /
• 2009

최근 디스플레이 산업의 발달로 LCD 판넬의 수요가 급증함에 따라 검사장치 분야도 동반 성장하고 있다. LCD 검사를 위한 probe unit은 미세전기기계시스템 (MEMS) 공정을 이용하여 제작된다. 본 연구에서는 probe card의 미세 슬릿을 제작하기 위한 Si 깊은 식각 공정을 수행하였다. 공정에 사용된 장비는 STS 사의 D-RIE 시스템으로 식각가스로 $SF_6$, passivation용으로 $C_4F_8$ 가스를 각각 사용하였다. 식각용 마스크는 $30{\sim}50{\mu}m$의 선폭을 probe card의 패턴에 따라 제작되었으며, 분석은 SEM 측정을 이용하였다. 식각 공정 중 발생하는 scallop은 시료를 oxidation 시켜 $SiO_2$ 층을 형성한 후에 식각용액에 에칭하여 제거하였다. 제거전 scallop의 크기는 약 120 nm에서 제거후 약 $50{\mu}m$로 크게 개선됨을 SEM 사진으로 확인하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.177-177
• /
• 2010

본 연구에서는 반도체용 Si wafer에 마스크 공정 및 slit etching 공정을 적용하여 목표인 30um 이하의 Probe unit을 개발하기 위해 Deep Si Etching(DRIE) 장비를 이용하여 식각 공정에 따른 특성을 평가하였다. 마스크는 Probe block 조립에 적합한 패턴으로 설계 하였으며, slit의 에칭된 지점에 pin이 삽입될 수 있도록 그 폭을 최소한으로 설계하였다. 30um pitch와 20um pitch의 마스크를 각각 설계하여 포토공정에 의해 마스크패턴을 제작하였으며, 식각공정 결과 식각율 5um/min, profile angle $89^{\circ}{\pm}1^{\circ}$로 400um wafer의 양면관통 식각을 확인하였으며, 표면 및 단면 식각특성을 조사하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.395-396
• /
• 2011

본 논문에서는 30% 내외의 평균반사율을 가지는 다결정 실리콘 태양전지의 입사광 손실을 최소화하여 광전변환효율 극대화를 구현하기 위해서 SF6/O2 혼합가스를 이용한 RIE 표면 texturing 공정을 수행하였다. 현재 다결정 실리콘 태양전지는 다양한 방향의 grain을 가지기 때문에 단결정 실리콘에 적용되는 습식 식각 방식이 다결정 실리콘 표면 texturing에 적절하지 않은 것으로 알려져 있다. 이를 개선하기 위해서 이방성 식각 특성을 가지는 다양한 texturing 방법이 시도되고 있다. 대표적으로 기계적인 방식의 V-grooving, 레이저 grooving, 플라즈마 건식식각을 이용한 texturing 및 산 용액을 이용한 texturing 등의 연구가 보고되고 있다. 그 중에서 플라즈마 건식식각 방식의 하나인 RIE를 이용한 표면 texturing 공정이 간단한 공정과 산업계 응용의 용이성 때문에 활발히 연구되어 왔다. 특히 Sandia group과 일본 Kyocera사의 연구 결과에서는 그 가능성을 입증하고 있다. 본 연구에서는 공정의 단순화와 안전한 공정을 위해서 SF6/O2 혼합 가스를 이용하여 마스크 패턴 공정없이 RIE texturing 공정을 수행하였으며, RIE-textured 다결정 실리콘에 대해서 태양전지를 제작하여 표면 texturing이 광전변환효율에 미치는 영향에 대해서 분석하였다. 그 결과 SF6/O2 혼합 가스를 이용한 RIE texturing은 다결정 실리콘 표면에 주로 needle 구조를 형성하는 것을 확인하였다. 각 texturing 조건별 반사율의 차이는 needle 구조의 조밀도와 관련되는 것을 알 수 있었으며, 동일 공정 parameter 상에서 식각 시간 1, 2, 3, 4, 5분 기준 시간에 따른 표면 구조 분석 결과 seed 가 형성되고 그에 따라서 needle 형태로 식각되는 과정을 관찰하였다. 반사율은 분당 약 4%씩 낮아져 5분 식각 후 14.45% 까지 낮아졌으며, 표면 구조에서 폭은 약 30 nm로 모두 일정하며, 길이가 약 20, 30, 50, 80, 100 nm으로 증가되었다. 이 결과로 보아 seed로부터 needle 구조가 심화되어가는 것을 알 수 있었다. 시간에 따른 RIE texturing 후 제작된 태양전지는 효율이 1분 식각 기준 15.92%에서 약 0.35% 씩 낮아져 5분 식각 후 14.4%로 낮아졌다. Voc 는 texturing 시간에 관계없이 일정하며 Isc가 점점 감소되는 것으로 확인되었다. EQE 결과도 이와 동일하게 RIE texturing 시간이 길어질수록 전체 파장 범위에서 일정하게 낮아지는 것이 관찰되었다. Electroluminescence(EL) 이미지 결과 texturing 시간이 길어진 태양전지일수록 점점 어두운 이미지가 나타나 5분 식각의 경우 가장 어두운 결과를 나타내었다. 이런 결과는 한 가지 이유보다는 복합적인 문제로 예상되는데 궁극적으로는 RIE 공정 후 표면에 쌓인 charged particle들이 trap 준위를 형성하여 효율 및 공정상에 영향을 미친 것으로 보이며, 특히 잔류 O기가 불균일한 산화막을 형성하는 것으로 예상된다. 또한 EL 분석 결과를 볼 때 RIE texturing 공정이 길어질수록 불안정한 pn-junction을 형성하는 것을 확인하였으며, emitter 층 형성 후 PSG (phosphorous silica glass) 공정에서 needle의 상부 구조가 무너지면서 면저항이 증가된 결과로 분석된다. PSG 제거 후 측정된 면저항의 경우 3분 texturing 샘플부터 면저항이 약 4${\Omega}/sq$ 정도 증가됨을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.295-295
• /
• 2012

염소와 불소 혼합가스와 펄스 직류 전원 플라즈마를 이용하여 GaAs/$Al_{0.2}Ga_{0.8}As$의 선택적 식각을 연구하였다. 식각 주요 공정 변수는 혼합 플라즈마에서 불소 가스의 유량(0~50%) 이었다. 다른 공정 조건은 공정 압력, 펄스 파워, 펄스 주파수, 리버스 시간이 이 있다. 저진공(~100 mTorr) 플라즈마에 대한 연구로 한정하여 기계적 펌프만을 사용하여 공정을 진행하였다. 오실로스코프(Oscilloscope) 데이터에 의하면 가스의 조성 변화에도 척에 걸리는 입력 전압과 전류가 거의 변화가 없었다. $BCl_3/SF_6$플라즈마에서 $SF_6$가스가 10%의 조성에서 GaAs와 $Al_{0.2}Ga_{0.8}As$의 식각 선택비가 약 50:1로 우수한 결과를 나타내었다. 혼합 플라즈마에서 $SF_6$가스의 증가는 GaAs의 식각율과 선택도를 감소시켰다. 그리고 불소 성분 가스의 조성비가 일정량 이상일 경우에는 GaAs와 $Al_{0.2}Ga_{0.8}As$가 거의 식각되지 않았다. 위의 결과들을 종합적으로 보면 펄스 직류 전원 $BCl_3/SF_6$플라즈마에서 불소의 조성비는 GaAs의 선택적 식각에서 중요한 역할을 함을 알 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.97-97
• /
• 2010

많은 플라즈마 공정 중에 건식 식각은 복잡하고 표면반응이 잘 알려지지 않은 등의 이유로 가장 어려운 분야 중의 하나이다. 이러한 이유로 식각 장치 디자인뿐만 아니라 플라즈마를 이용한 건식 식각의 공정 조건은 수많은 시행착오를 통해 시도되어 왔다. 이런 문제들을 극복하기 위해 많은 연구자들에 의해서 다양한 방법과 tool을 이용해 모델링이 시도되고 있다. 본 연구에서는 $CF_4$ 가스를 이용한 유도결합 플라즈마에 의해 Si와 $SiO_2$를 식각하는 것을 상용 프로그램인 전산모사 유체역학 시뮬레이터인 CFD-ACE+를 이용하여 모델링했다. 150 mm 직경의 웨이퍼에 대한 모델은 식각 속도 실험결과와 비교 하였다. Ar의 경우 20 mTorr에서 13.56 MHz, 500 W인가 시 2.0 eV의 전자온도와 $7.3{\times}10^{11}\;cm^{-3}$의 전자밀도가 계산결과와 상당히 일치하게 측정되었고, $CF_4$를 이용한 $SiO_2$ 식각에서도 식각 속도가 평균 190 nm/min로 일치했고 식각 균일도는 3% 였다. 450 mm 웨이퍼 공정용 장치의 모델 계산 결과에서는 안테나와 기판의 거리, 챔버의 단면적, 기판 지지대와 배기구와의 높이 등 기하학적인 구조와 각 안테나 턴의 위치 및 전류비가 플라즈마 균일도에 많은 영향을 주었으며, 안쪽부터 4 turn이 있는 경우 2번째, 4번째 turn에만 1:4의 전류비를 인가했을 때, 수십%의 전자밀도의 불균일도를 4.7%까지 낮출 수 있었다. 또한, Si 식각에서는 식각 속도의 분포가 F radical의 분포와 같은 경향을 보임을 확인했고, $SiO_2$ 식각에서는 전자 밀도의 분포와 일치함을 확인함으로써 균일한 식각을 위해서 두 물질의 식각 공정에서는 다른 접근의 시도가 필요함을 확인했다. 플라즈마의 준중성 조건을 이용해서 Poisson 방정식을 풀지 않고 sheath를 해석적 모델로 처리하는 방법과, Poisson 식으로 정전기장을 푸는 방법을 통해서 입사 이온의 에너지 분포를 비교하였다. 에너지 범위는 80~120 eV로 같지만, 실험에서는 IED가 낮은 에너지 쪽이 더 높게 측정됐고, 계산 결과에서는 높은 에너지 쪽이 높았다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.290-290
• /
• 2011

유도결합플라즈마 장비의 공정에서 안테나의 역할은 매우 중요하다. 유도결합플라즈마의 식각 공정에서도 충분한 식각과 균등한 식각 결과를 얻기 위해 안테나의 역할은 중요한 요인 중 하나이다. 안테나와 공정 웨이퍼간의 거리에 따라 발생하는 플라즈마 밀도나 전자 온도 등이 변화하고 그에 따른 식각정도나 균등성도 달라진다. 본 연구에서는 플라즈마 특성 변화를 관찰하기 위해 기존 유도결합플라즈마 식각 장비의 안테나와 웨이퍼간 거리와 내부 안테나를 웨이퍼와 가깝게 하였을 때의 플라즈마 밀도, 안테나의 전류와 식각률 등을 측정하였다.

• Journal of IKEEE
• /
• v.13 no.4
• /
• pp.23-27
• /
• 2009

Ohmic contact formation and etching processes for the fabrication of MBE (molecular beam epitaxy) grown GaSb-based p-channel HEMT devices on Si substrate have been studied. Firstly, mesa etching process was established for device isolation, based on both HF-based wet etching and ICP-based dry etching. Ohmic contact process for the source and drain formation was also studied based on Ge/Au/Ni/Au metal stack, which resulted in a contact resistance as low as $0.683\;{\Omega}mm$ with RTA at $320^{\circ}C$ for 60s. Finally, for gate formation of HEMT device, gate recess process was studied based on AZ300 developer and citric acid-based wet etching, in which the latter turned out to have high etching selectivity between GaSb and AlGaSb layers that were used as the cap and the barrier of the device, respectively.