• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.431-441
• /
• 2003

본 논문은 FPGA를 이용하여 시퀀스 제어용 32비트 마이크로프로세서를 설계하였다. 이를 위해 VHDL을 이용하여 톱-다운 방식으로 마이크로프로세서를 설계하였으며, 고속처리의 문제점을 해결하기 위해 프로그램 메모리부와 데이터 메모리부를 분리하여 설계함으로써 인스트럭션을 페치 하는 도중에 시퀀스 명령을 실행할 수 있는 Harvard 구조로 설계하였다. 또한 마이크로프로세서의 명령어들을 시퀀스제어에 적합하도록 RISC형태의 32 비트 명령어로 고정하여 명령어의 디코딩 시간과 데이터 메모리의 인터페이스 시간을 줄였다. 특히 설계된 마이크로프로세서의 실시간 디버깅 기능을 구현하기 위해 싱글 스텝 런, 일정 프로그램 카운터 브레이크, 데이터 메모리와 일치시 정지 기능 등을 구현함으로써 구현된 프로세서의 디버깅을 쉽게 하였다. 또한, 시퀀스제어에 적합한 펄스명령, 스텝 콘트롤 명령, 마스터 콘트롤 명령 등과 같은 비트 조작 명령과, BIN형과 BCD형 산술명령, 배럴 쉬프트명령 등을 구현하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 자이링스(Xilinx)사의 V600EHQ240(60만 게이트)과 Foundation 4.2i를 사용하여 로직을 합성하였다. Foundation 합성툴 환경에서 시뮬레이션과 실험에서 성공적으로 수행되었다. 본 논문에서 구현된 시퀀스 제어용 마이크로프로세서의 우수성을 보이기 위해 시퀀스제어용 명령어를 많이 가지고 있는 Hitachi사의 마이크로프로세서인 H8S/2148과 성능을 비교하여 본 논문에서 설계된 시퀀스 제어용 프로세서가 우수함을 확인하였다.

• 한국항행학회논문지
• /
• 제22권5호
• /
• pp.384-390
• /
• 2018

본 논문에서는 KASS (korea augmentation satellite system) 의 가용성 성능 평가를 위한 MATLAB GUI (graphical user interface)기반의 소프트웨어에 대해 소개한다. 본 소프트웨어는 MV (minimum variance) estimator 와 Kriging 알고리즘을 이용해 한반도 지역의 지상 사용자 및 항공기 사용자에 대해 UDRE (user differential range error) 와 GIVE (grid ionospheric vertical error) 와 같은 무결성 정보를 생성한다. 또한 본 소프트웨어는 생성한 정보를 이용하여 사용자의 각 위치에 대해 정확도, 보호 수준, 가용성 지도를 제공한다. 특히 항공기 경로에 대해 경로에 따른 보호 수준 값을 계산하는 기능을 수행한다. 항공기 사용자에 대한 보호 수준 값 계산 결과는 EGNOS (european geostationary navigation overlay service) 의 시뮬레이션 툴인 SBASimulator#2의 결과와 비교하여 검증하였다. 그 결과 본 소프트웨어가 생성한 보호 수준의 값의 오차가 약 2% 정도로 정확하게 나온 것을 확인하였다.

• 정보처리학회논문지C
• /
• 제17C권1호
• /
• pp.1-14
• /
• 2010

IEEE 802.15.4 표준기술[1]은 센서 네트워크에서 저전력을 위한 기술로 LR-WPANs(Low Rate-Wireless Personal Area Networks)의 물리 계층과 MAC계층을 규정한다. 이 표준은 무선 센서, 가상 선(Virtual Wire)과 같은 제한된 출력과 성능으로 간단한 단거리 무선 통신을 필요로 하는 폭넓은 응용에 활용되고 있지만 보안 측면의 연구는 현재 미비한 상태로 다양한 공격에 대한 취약점을 내포하고 있다. 본 논문에서는 802.15.4 MAC계층의 슬립거부(Denial of Sleep) 공격에 대한 취약성을 분석하고 이를 탐지하는 메커니즘을 제안한다. 분석 결과, 슈퍼프레임 구간 변경, CW(Contention Window)값 변경, 채널스캔 및 PAN 연합과정 등에서 슬립거부 공격의 가능성을 분석할 수 있었고, 이 과정 중 일부에서는 표준에서 정의한 인증과 암호화 기능이 적용되어도 공격 가능함을 알 수 있었다. 또한 본 논문에서는 분석된 취약점 중에 채널스캔 및 PAN 연합과정에서 Beacon/Association Request 메시지 위조를 통한 슬립거부 공격의 탐지 메커니즘을 제안한다. 제안된 메커니즘은 메시지 요청 간격, 요청 노드 ID, 신호 세기 등을 모니터링하여 공격을 식별하여 탐지한다. QualNet 시뮬레이션 툴을 사용하여 공격의 영향 및 제안된 탐지 메커니즘의 탐지 가능성과 성능의 우수성을 입증할 수 있었다.

• 한국ITS학회 논문지
• /
• 제10권4호
• /
• pp.1-10
• /
• 2011

기후변화에 따른 전 세계적인 온실가스 감축 노력에 따라 교통 분야도 온실가스 배출량을 줄이는데 다양한 노력을 시도하고 있다. 그 중 온실가스의 주범인 차량의 배출가스는 차량의 지정체가 발생할수록 더 많이 발생하기 마련이다. 따라서 지정 체를 줄이기 위한 방안으로 새로운 시설에 대한 공급과 기존 시설에 대한 관리를 들 수 있는데 최근에는 막대한 건설비용으 로 인해 기존 시설에 대한 관리에 더 초점을 두고 있다. 그 중 교통수요관리정책에 대한 관심이 증대되고 있는 가운데 국내외적으로 연구가 전무한 고속도로 영업소 미터링에 대한 연구가 필요한 시점이다. 한국이나 일본처럼 고속도로를 유료로 운영 하는 경우에 발생하게 되는 교통수요관리 정책으로, 본 연구에서는 영업소 미터링의 내용과 그 효과 및 이에따른 편익을 분석 하였다. 특히 효과분석 도구로는 미시적 시뮬레이션툴인 VISSIM을 이용하여 분석하였다. 녹색 교통 추진전략의 일환으로 추진되는 영업소 미터링은 주말 고속도로의 상습 정체 완화를 통한 교통소통 개선 및 탄소배출 저감 등에 기여할 것으로 전망됨에 따라 향후에도 효과를 극대화 할 수 있는 운영 방안 및 활성화 방안에 대한 지속적인 연구가 필요할 것으로 보인다.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.25-32
• /
• 2020

본 논문에서는 OLED 패널에 영상을 디스플레이 하면서 패널 불량 검사 및 광학 측정을 이용하여 색 좌표 및 휘도를 보상할 수 있는 OLED 패널 테스트를 위한 영상 발생기를 제안한다. 제안된 영상 발생기는 영상 발생 과정과 광학 측정을 이용한 색 좌표 및 휘도를 보상하는 과정 등의 2가지 과정으로 구성된다. 영상 발생 과정은 패널을 구동하기 위한 패널의 정보를 셋팅하고, 패널 정보에 맞게 영상 발생기의 출력 셋팅을 조절하여 영상을 출력한다. 영상의 출력 형태는 디지털 RGB 방식으로 구성된다. 영상발생기 내부의 패턴 발생 알고리즘은 패널의 해상도에 맞게 동기 신호를 기준으로 24비트 데이터 라인에 색데이터를 전송하는 방식으로 칼라 및 그레이 계열 영상 데이터를 출력한다. 광학 측정을 이용한 색 좌표 및 휘도를 보상하는 과정은 영상 발생기에서 영상을 OLED 패널에 출력하고, 광학 모듈로 측정한 색 좌표 및 휘도 데이터를 기준 데이터보다 차이나는 부분을 보상한다. 본 논문에서 제안된 OLED 패널 테스트를 위한 영상 발생기의 정확성을 평가하기 위해서 Xilinx 사의 Spartan 6 계열의 XC6SLX25-FG484 FPGA를 사용하였고 설계 툴은 ISE 14.5를 사용하였다. 영상 발생 과정의 출력은 오실로스코프를 이용한 디지털 RGB 출력에 대하여 목표로 한 설정 값과 시뮬레이션 결과 값이 일치함을 확인 할 수 있었다. 광학 측정을 이용한 색 좌표 및 휘도를 보상한 데이터는 패널 제조업체에서 제시한 오차율 이내의 정확도를 나타내었다.

• 한국정보통신학회논문지
• /
• 제8권6호
• /
• pp.1107-1114
• /
• 2004

시스템 패킷 인터페이스 4레벨 2단계(System Packet Interface Leve14 Phase 2)는 10Gbps 이더넷응용 뿐만 아니라, OC-192 대역폭의 ATM 및 POS를 통한 패킷 또는 셀 전송을 위한 물리계층과 링크계층 소자간의 인터페이스이다. SPI-4.2 코어는 전송 인터페이스 블록과 수신 인터페이스 블록으로 구성되어 있으며, 전이중 통신을 지원한다. 전송부는 사용자 인터페이스로부터 64비트의 데이터와 14비트의 헤더 정보를 비동기 FIFO에 쓰고, PL4 인터페이스를 통해 DDR 데이터를 전송한다. 그리고 수신부의 동작은 전송부와 역으로 동작한다. 전송부와 수신부는 캘런더 메모리를 컨피규레이션함으로서 최대 256개의 채널 지원이 가능하고, 대역폭 할당을 제어할 수 있도록 설계하였다 DIP-4 및 DIP-2 패리티 생성 및 체크를 자동적으로 수행하도록 구현하였다. 설계된 코어는 자일링스 ISE 5.li 툴을 이용하여 VHDL언어를 사용하여 기술하였으며, Model_SIM 5.6a를 이용하여 시뮬레이션 하였다. 설계된 코어는 라인당 720Mbps의 데이터 율로 동작하였다. 따라서 총 11.52Gbps의 대역폭을 지원할 수 있다. SPI-4.2 인터페이스 코어는 기가비트/테라비트 라우터, 광학 크로스바 스위치 및 SONET/SDH 기반의 전송 시스템에서 라인카드로 사용할 경우 적합할 것으로 사료된다.

• 전기전자학회논문지
• /
• 제19권2호
• /
• pp.168-175
• /
• 2015

본 논문은 잔상효과를 이용해서 동영상 표출이 가능한 회전형 LED 전광판을 위한 FPGA 설계 기법을 제안한다. 제안된 기법은 역감마 보정과 오차 확산 방식을 이용한 데이터 보정 과정, 블록 인터리빙 과정, 데이터 시리얼 출력 과정 등의 3가지 과정으로 구성된다. 역감마 보정과 오차 확산 방식을 이용한 데이터 보정 과정은 영상 데이터를 선형 휘도 특성으로 변환하기 위한 역감마 보정과 역감마 보정에 의해 발생하는 저계조 휘도 감소 현상을 줄이기 위해 오차 확산 방식을 이용한 영상 데이터를 보정하는 단계이다. 영상 데이터 블록 인터리빙 과정은 가로열로 입력되는 프레임의 데이터를 입력순서에 맞추어 저장한 후, 세로열에 해당하는 데이터만을 읽어내는 단계이다. 데이터 시리얼 출력 과정은 고속으로 회전하는 LED Bar에 표출해야 할 데이터를 전송하기 위해서 회전 위치에 해당하는 병렬 데이터를 시리얼로 변환하여 LED Driver IC에 전송하는 단계이다. 제안된 FPGA 설계 기법의 정확성을 평가하기 위해서 FPGA는 Xilinx 사의 Spartan 6 계열의 XC6SLX45-FG484를 사용하였고 설계 툴은 ISE 14.5를 사용하였다. 역감마 및 오차확산 보정작업에 대한 정확한 동작, 블록 메모리 인터리빙 동작, 영상 데이터의 시리얼화 동작 등에 대하여 목표로 한 설정값과 시뮬레이션 결과값이 일치함을 확인 할 수 있었다.

• 정보처리학회논문지B
• /
• 제9B권5호
• /
• pp.571-578
• /
• 2002

인터넷을 통해 동영상을 전송할 때, 네트워크의 상태에 따라 패킷 손실이 발생할 수 있다. 패킷 손실이 발생하면 해당 프레임 뿐 아니라, 그 프레임을 참조하는 다른 프레임의 화질에도 영향을 미치는 오류전파가 발생한다. 본 논문에서는 전송 중 패킷 손실로 인한 오류전파를 최소화하기 위한 부호화 기법인 AMV(Auxiliary Motion Vector)를 제안한다. AMV 기법에서 부호기는 한 개의 매크로블록을 압축하기 위해 여러 프레임과의 움직임 예측을 수행한 후, 상위 두 개의 매칭블록을 선택한다. 두 블록 중 압축 대상 매크로블록과 더 유사한 블록을 움직임 보상에 이용하며 이 블록을 참조블록 또는 기본블록이라 한다. 나머지 블록을 보조블록이라 하며 참조블록이 손실된 경우 복호기가 참조블록의 대체용으로 이용한다. 보조블록의 정보는 압축된 매크로블록의 헤더에 블록의 모션벡터와 프레임 번호를 삽입함으로써 전송된다. 이 기법은 다른 기법에 비해 압축에 이용되는 참조블록의 수를 최소화하고 보조블록을 이용하여 오류를 요구함으로써 오류전파가 발생하는 범위와 그 강도를 줄이는 장점이 있다. 제안된 기법의 코덱을 구현하기 위해 H.263 표준 소스를 수정하였으며, 다양한 패킷 손실율의 트레이스를 생성하기 위해 시뮬레이션 툴인 NS-2를 이용하였다. 실험 결과 제안된 기법은 전체적으로 H.253 표준에 비하여 높은 성능을 나타냈으며 특히 화면의 변화가 적은 경우 패킷 손실율이 높을수록, 변화가 심한 경우 패킷 손실율이 낮을수록 높은 성능을 나타내었다.

• 한국산학기술학회논문지
• /
• 제17권10호
• /
• pp.600-608
• /
• 2016

본 논문은 저전압-고전류 사양을 갖는 전력변환 시스템에 적합한 고효율 인터리브드 방식의 위상천이 풀브릿지 컨버터를 제안한다. 제안하는 컨버터는 1차 측에 '3개의 스위치 브릿지와 2개의 트랜스포머', 2차 측에 '2개의 정류단'으로 구성되어 있다. 2개의 트랜스포머는 각각 동일한 크기의 전력변환을 담당하고, 서로가 위상 차이를 두고 에너지를 전달하는 특징을 갖는다. 이를 통해 기존의 인터리브드 방식의 위상천이 풀브릿지 컨버터 수준의 높은 시스템 안정성을 가지게 된다. 제안하는 컨버터는 기존 컨버터의 효율향상 한계로 작용하였던 lagging-leg 스위치의 하드스위칭 특성을 개선하기 위해 새로운 회로 구조와 제어기법을 적용하였다. 이를 통해 제안하는 컨버터는 기존 컨버터에 비해 하드스위칭 조건을 갖는 스위치의 수를 절반으로 줄였으며, 기존 컨버터에 비해 회로 구성에 사용되는 스위치의 수를 줄여 시스템의 복잡도를 개선하는 효과도 얻었다. 제안하는 컨버터의 특성을 확인하기 위해 본 논문에서는 저전압-고전류 특징을 갖는 3kW 서버용 전원장치 스펙을 이용하여 기존 컨버터와 제안하는 컨버터 시스템을 설계하였고, PSIM 시뮬레이션 툴을 활용하여 두 회로의 동작 특징을 비교하였다.

• 기술혁신연구
• /
• 제29권4호
• /
• pp.1-30
• /
• 2021

최근 시스템 반도체 발전으로 인하여 자동차 산업의 전장(電裝)에 대한 기술혁신이 빠르게 진행되고 있다. 특히, 자동차의 전장화는 자동차 부품업체들의 기술개발 경쟁을 가속화시키고 있으며, 개발 주기 또한 빠르게 변화하고 있다. 이러한 변화로 인하여 연구개발에 대한 전략과 기획의 중요성은 더욱 강화되고 있다. 자동차 산업의 패러다임 변화로 인하여, 연구개발 전략 중의 하나인 제품-기술로드맵(P/TRM)은 기획 단계에서 기술예측, 기업의 기술수준평가, 기술획득방법(Make/Collaborate/Buy) 등의 분석을 통하여 개발이 이루어져야 한다. 제품-기술로드맵은 제품과 기술의 고객 니즈를 파악하고 기술의 선정, 개발방향을 설정하는 툴(Tool)로써, 미래의 발전방향 추세를 예측하고 매크로(Macro) 트랜드의 전략적 방향성과 목표를 설정하는데 사용된다. 하지만, 대부분의 기업에서는 해당 기술의 논문이나 특허 분석, 전문가 델파이에 주로 의존하는 정성적인 방법을 통하여 제품-기술로드맵을 개발하고 있다. 본 연구는 가트너의 하이프 사이클과 누적이동평균 기반 데이터 전처리, 딥러닝(LSTM) 시계열 분석 기법을 융합하여 자동차 산업 중심으로 제품-기술로드맵을 보완하고 강화시킬 수 있는 시뮬레이션을 통하여 실증 연구를 진행하였다. 본 논문에서 제시한 실증 연구는 자동차 산업 뿐만 아니라, 범용적으로 타제조업 분야에서도 사용 가능할 수 있다. 또한, 기업적인 측면에서는 그동안 정성적인 방법에 의존하던 로드맵 작성 방법에서 탈피하여 좀 더 정확한 제품-기술로드맵을 통하여 적기에 시장에 제품을 제공함으로써 선도업체로 나아가기 위한 밑거름이 될 것이라고 사료된다.