Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

A Design of SPI-4.2 Interface Core

SPI-4.2 인터페이스 코어의 설계

  • Published : 2004.10.01
Download PDF
⟨ Previous Next ⟩

Abstract

System Packet Interface Level 4 Phase 2(SPI-4.2) is an interface for packet and cell transfer between a physical layer(PHY) device and a link layer device, for aggregate bandwidths of OC-192 ATM and Packet Over Sonet/SDH(POS), as well as 10Gbps Ethernet applications. SPI-4.2 core consists of Tx and Rx modules and supports full duplex communication. Tx module of SPI-4.2 core writes 64-bit data word and 14-bit header information from the user interface into asynchronous FIFO and transmits DDR(Double Data Rate) data over PL4 interface. Rx module of SPI-4.2 core operates in vice versa. Tx and Rx modules of SPI-4.2 core are designed to support maximum 256-channel and control the bandwidth allocation by configuring the calendar memory. Automatic DIP4 and DIP-2 parity generation and checking are implemented within the designed core. The designed core uses Xilinx ISE 5.li tool and is described in VHDL Language and is simulated by Model_SIM 5.6a. The designed core operates at 720Mbps data rate per line, which provides an aggregate bandwidth of 11.52Gbps. SPI-4.2 interface core is suited for line cards in gigabit/terabit routers, and optical cross-connect switches, and SONET/SDH-based transmission systems.

시스템 패킷 인터페이스 4레벨 2단계(System Packet Interface Leve14 Phase 2)는 10Gbps 이더넷응용 뿐만 아니라, OC-192 대역폭의 ATM 및 POS를 통한 패킷 또는 셀 전송을 위한 물리계층과 링크계층 소자간의 인터페이스이다. SPI-4.2 코어는 전송 인터페이스 블록과 수신 인터페이스 블록으로 구성되어 있으며, 전이중 통신을 지원한다. 전송부는 사용자 인터페이스로부터 64비트의 데이터와 14비트의 헤더 정보를 비동기 FIFO에 쓰고, PL4 인터페이스를 통해 DDR 데이터를 전송한다. 그리고 수신부의 동작은 전송부와 역으로 동작한다. 전송부와 수신부는 캘런더 메모리를 컨피규레이션함으로서 최대 256개의 채널 지원이 가능하고, 대역폭 할당을 제어할 수 있도록 설계하였다 DIP-4 및 DIP-2 패리티 생성 및 체크를 자동적으로 수행하도록 구현하였다. 설계된 코어는 자일링스 ISE 5.li 툴을 이용하여 VHDL언어를 사용하여 기술하였으며, Model_SIM 5.6a를 이용하여 시뮬레이션 하였다. 설계된 코어는 라인당 720Mbps의 데이터 율로 동작하였다. 따라서 총 11.52Gbps의 대역폭을 지원할 수 있다. SPI-4.2 인터페이스 코어는 기가비트/테라비트 라우터, 광학 크로스바 스위치 및 SONET/SDH 기반의 전송 시스템에서 라인카드로 사용할 경우 적합할 것으로 사료된다.

Keywords

References

  1. 'The Voice of the Future: Next Generation Networks', ATM Form, July. 2002
  2. 'Common Switch Interface Specification-L1', ATM Form, August 2001
  3. 'System Packet Interface Level 4(SPI-4) Phase 2 : OC-192 System Interface for Physical and Link Layer Devices.', OIF, January. 2001
  4. 'Streaming Interface(NPSI) Implementation Agreement,' NPF, October. 2002
  5. 'SPI-4.2(PU) Core V5.2' Xilinx, January. 2003
  6. 'CoreEI SPI-4 Phase 2 Interface Core(CC401)', Paxonet Communications, Inc., May 2003
  7. 'POS-PHY Level 4 MagaCore Optimization for the Intel IXP2800 Network Processor', White Paper, April 2003
  8. 'SPI-4.2 Interoperability with the Intel IXF1110 in Stratix GX devices', Altera Corp., May 2003
  9. 'SPI-4.2 Interoperability with PMC-Sierra XENON Family in Stratix GX devices', Altera Corp., May 2003
  10. 'ORCA ORSPI4 - Dual SPI4 Interface and High-Speed SERDES FPSC', Lattice Semiconductor Corp., Jan. 2004
  11. 'OIF Electrical Interfaces', OIF, 2001
  12. 박노식, 손승일, 최익성, 이범철, 'System Packet Interface 모듈의 성능평가', 한국인터넷정보학회 추계 학술발표 논문집, pp247-250, November 2003
  13. 박노식, 손승일, 최익성, 이범철 'SPI-4.2 프로토콜을 사용한 PHY-LINK 계층간의 데이터 전송 성능평가', 해양정보통신학회 논문집 8권 3호