• 한국정보통신학회논문지
• /
• 제25권1호
• /
• pp.81-87
• /
• 2021

본 연구에서는 다양하게 피부치료가 가능한 V-IPL 방식을 도입하여 피부치료 시스템을 설계하여 실험하였고, 또한 병변에 따라 플래쉬 램프를 순차적으로 점등시키는 새로운 방식인 방전 방식을 이용하였으며, 기존의 LC 가변방식과 스위칭소자의 스위칭모드 제어방식을 활용하여 펄스 형상제어를 시스템에 구성하였다. 그 결과 마이크로프로세서를 이용하여 펄스폭이 1[㎛]까지 가변이 가능하였고, 깊이와 넓이에 따른 병변에 플래쉬 램프를 순차 점등시키므로써 펄스형상 및 펄스모양을 보다 다양하게 할 수 있었다. 그리고 펄스폭을 약 1~100[ms]까지 다양하게 긴 펄스를 만들 수 있었으며, 기존의 제품은 One pulse(pulse width : 1~40ms)이지만 제안한 제품은 Three pulse(pulse width : 1~100ms)로 특별한 차이가 있었다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제35권8호
• /
• pp.1078-1084
• /
• 2011

본 연구는 팬을 이용한 LED의 온도제어에 대한 것으로 팬에서 발생하는 소음을 최소화하기 위하여 최저소음 때의 풍량을 사용하여 LED의 온도제어에 대한 연구를 행하였다. 또한, LED의 소음 최소화 및 온도제어를 위하여 최저소음 때의 풍량을 이용한 팬의 순차제어에 대해 연구하였다. 제안한 연구를 위해 팬의 최저소음과 연관된 LED의 온도를 측정하고 이 결과들을 이용하여 팬을 이용한 LED 등의 온도 제어실험을 행하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2018년도 추계학술발표대회
• /
• pp.434-437
• /
• 2018

본 논문에서는 ROS (Robot Operating System)에 대해서 소개하고 ROS를 이용해 드론의 제어기와 필터를 구현해본다. 드론이 강인한 성능을 보이기 위해서는 기체의 상태에 대한 더 정확한 추정이 필요하다. 드론이 기체좌표계로 출력하는 각 축(x축, y축, z축)에 대한 선속도, 선가속도를 더 정확히 추정하기 위해 칼만 필터를 설계하며 칼만 필터를 통과한 상태 변수를 제어 입력으로 하는 PID(Proportional Integral Derivative) 제어기를 설계한다. 실험적인 부분에서는 제어기와 자율 주행 알고리즘을 접목시켜 드론이 자신의 상태를 추정하고 알고리즘을 순차적으로 진행하는 과정을 살펴본다. 마지막으로 알고리즘을 통해 드론의 임무 수행 여부를 살펴보고 정밀한 제어를 위한 추가적인 제어기 설계 방법과 연구 방향을 제시하고자 한다.

• 한국정보과학회논문지:정보통신
• /
• 제27권2호
• /
• pp.237-246
• /
• 2000

B-ISDN의 가입자망 내에 도입된 광대역 액세스 망은 다양한 유형의 가입자들을 서비스 노드로 집선 또는 다중화하는 기능을 수행한다. 가입자망의 연결 및 호 처리를 위한 프로토콜로는 DSS2, 국간 망에서는 B-ISUP이 표준화되어 있으며, 액세스 망의 ATM 연결을 동적으로 제어하기 위한 VB5.2 인터페이스의 프로토콜로는 B-BCC와 B-ANCC가 있다. 전송 시스템 각 구간마다 서로 다른 프로토콜들이 사용되므로 이들 프로토콜의 연동 기능이 필요하며, 이를 위하여 순차형 연동 모델과 병렬형 연동 모델이 제안되어 있다. ITU-T에서 권고되어 있는 순차형 연동 모델은 VB5.2 인터페이스 프로토콜의 응답이 올 때까지 기다린 후, 국간 중계망 프로토콜의 연동을 진행하는 순차형 방식으로 동작하므로, 액세스 망의 도입으로 인한 연결 설정 지연이 길어지는 단점이 있다. 병렬형 연동 모델은 VB5.2 인터페이스 프로토콜과 국간 중계망 프로토콜의 연동을 동시에 진행하는 병렬형 방식을 사용하여 연결 설정 시의 지연을 최소화하였다. 본 논문에서는 CBR 및 VBR 연결들에 대한 순차형 및 병렬형 연동 모델의 성능 분석과 시뮬레이션을 수행하여, 연동 방식과 VB5.2 인터페이스의 연결 제어 프로토콜이 연결 설정 지연과 완료비에 미치는 영향을 분석하였다.

• 한국전자파학회논문지
• /
• 제23권9호
• /
• pp.1079-1086
• /
• 2012

본 논문에서는 반도체형 전력 증폭기의 바이어스를 개선하기 위하여 순차 제어 회로와 펄스 폭 가변 회로를 적용한 X-대역 60 W 고효율 전력 증폭 모듈을 설계하였다. 순차 제어 회로는 전력 증폭 모듈을 구성하는 각 증폭단의 GaAs FET의 드레인 전원을 순차적으로 스위칭하도록 회로를 구성하였다. 드레인 바이어스 전원의 펄스 폭을 RF 입력 신호의 펄스 폭보다 넓게 하여 전력 증폭 모듈의 입력 신호가 있을 때만 스위칭 회로를 순차적으로 구동시킴으로써 전력 증폭 모듈의 열화에 따른 출력 신호의 왜곡과 효율을 향상시킬 수 있다. 60 W 전력 증폭 모듈은 고출력 GaAs FET를 이용하여 전치 증폭단, 구동 증폭단과 주전력 증폭단으로 구성하였으며, 주전력 증폭단은 전력결합기를 이용한 평형증폭기 구조로 구현하였다. 설계된 전력 증폭 모듈은 9.2~9.6 GHz에서 듀티사이클 10 %로 동작시켰을 때 50 dB의 전력 이득, 펄스 주기 1 msec, 펄스 폭 100 us, 출력 전력 60 W에서 동작함에 따라 펄스-SSPA 형태로 반도체 펄스 압축 레이더 등에 적용할 수 있다.

• 제어로봇시스템학회논문지
• /
• 제17권11호
• /
• pp.1125-1131
• /
• 2011

This paper presents a control theoretic approach to realizing fault tolerance in asynchronous sequential circuits. The considered asynchronous circuit is assumed to work in space environment and is subject to faults caused by total ionizing dose (TID) effects. In our setting, TID effects cause permanent changes in state transition characteristics of the asynchronous circuit. Under a certain condition of reachability redundancy, it is possible to design a corrective controller so that the closed-loop system can maintain the normal behavior despite occurrences of TID faults. As a case study, the proposed control scheme is applied to an asynchronous arbiter implemented in FPGA.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1133-1136
• /
• 1998

본 논문에서 최적화이론이란 이 논문에서 두 개의 회로를 비교하고 트랜지스터의 개수를 적게 사용하여 전력소비를 줄일 수 있었고, 면적을 적게 축소하였다. 그리고 입출력에서 사용하는 제어는 크게 두 개로 나누었다. 첫 번째로 인버터를 사용해서 순차적으로 진행하도록 한 파이프라인의 회로를 설계하였고, 두 번째로 논리회로를 이용해서 n개의 MUX를 동시에 동작하도록 제어하였다. 두 개의 회로에서 트랜지스터의 개수와 반도체 칩의 면적 그리고 소비전력을 비교하여본다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 추계학술대회
• /
• pp.121-122
• /
• 2017

ITER AC/DC 컨버터(Converter)는 핵융합 발생을 위해 토카막의 초전도코일에 제어된 전류를 공급하여 플라즈마 발생, 형상 유지, 소멸하는 기능을 한다. 만일 컨버터 또는 초전도코일에 이상이 발생하면 즉시 보호동작이 실행되어야 한다. 이를 위해 설계된 F-LIC(Fast Local Interlock Controller)은 즉시 작동하여 Bypass 및 Make Switch 트리거, 차단기 작동 등을 순차적으로 수행한다. ITER Interlock System의 기기는 중요성이 고려되어 높은 신뢰도가 요구된다. 본 논문에서는 F-LIC 회로분석과 Telcordia SR-332 Standard에 의한 부품고장률 산출방법을 사용하여 FMEDA를 분석하고, 이를 통하여 회로구성 부품의 고장이 미치는 영향과 F-LIC 제어모듈의 SIL-2 등급의 적합성을 분석하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 B
• /
• pp.697-699
• /
• 1999

2기가비트급 이상의 Serial-Link Chip에 적용되는 PLL의 특성은 lock-in-time이 빨라야하며 low VDD 동작을 확보해야 한다. 본 논문은 2.8기가비트급의 인터페이스 전송칩에 사용되는 PLL에 내부 전원 공급기를 설계하여 외부전원 3.3V시에 2.5V를 제공하며 이를 PFD/CP/VCO에 개별적 적용하는 제어방법 및 회로를 제안하며 이에 따르는 IPLL의 Lock-In-Time을 1mS 이내로 설계하였으며 외부동작 주파수는 100MHz이상이며 인터페이스 전송량은 2.8기가비트에 이른다. 저전압 설계를 통한 동작전류를 내부 전원 제어를 통해 순차적(Sequential Method)동작을 시킴으로 IPLL 동작시의 전류소모을 2mA이하로 제한하였다. 본 논문에서는 2.8기가비트급 인터페이스 전송칩에 적용한 IPLL의 회로 및 내부전원 공급기의 제어 방법 및 설계결과를 제안하며 이에 따르는 전송칩의 동작방법을 제안한다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1991년도 한국자동제어학술회의논문집(국내학술편); KOEX, Seoul; 22-24 Oct. 1991
• /
• pp.894-899
• /
• 1991

GRAFCET is the program language for a sequential control and utilized in the description of sequence of a process. This study is to implement GRAFCET editor and compiler for personnel computer. The GRAFCET editor module is developed to use as menu-driven method based on the graphic screen and the graphic symbol. So, users can use it interactively. The GRAFCET compiler module analyzes the already drawed GRAFCET diagram, then translates it to Z80 assembly code. After generating Z80 machine code from assembly code, we can send the outputed machine code file to Z80 one-board computer through RS232C. We have developed the GRAFCET programming tool to utilize under IBM PC/AT with the VGA monitor, and it may be contribute to low cost automation system.