Proceedings of the KIEE Conference (대한전기학회:학술대회논문집)
- 1999.11c
- /
- Pages.697-699
- /
- 1999
A IVC based PLL(IPLL) Design for 2.8Gbps Serial-Link Chip
2.8기가비트급 Serial-Link Chip에 적용되는 저전압 IPLL설계
-
Jeong, Se-Jin
(DOESTEK Co.)
;
- Lee, Hyun-Seok (DOESTEK Co.) ;
- Sung, Man-Young (Dept. of Electrical Engineering, Korea Univ.)
- Published : 1999.11.20
Abstract
2기가비트급 이상의 Serial-Link Chip에 적용되는 PLL의 특성은 lock-in-time이 빨라야하며 low VDD 동작을 확보해야 한다. 본 논문은 2.8기가비트급의 인터페이스 전송칩에 사용되는 PLL에 내부 전원 공급기를 설계하여 외부전원 3.3V시에 2.5V를 제공하며 이를 PFD/CP/VCO에 개별적 적용하는 제어방법 및 회로를 제안하며 이에 따르는 IPLL의 Lock-In-Time을 1mS 이내로 설계하였으며 외부동작 주파수는 100MHz이상이며 인터페이스 전송량은 2.8기가비트에 이른다. 저전압 설계를 통한 동작전류를 내부 전원 제어를 통해 순차적(Sequential Method)동작을 시킴으로 IPLL 동작시의 전류소모을 2mA이하로 제한하였다. 본 논문에서는 2.8기가비트급 인터페이스 전송칩에 적용한 IPLL의 회로 및 내부전원 공급기의 제어 방법 및 설계결과를 제안하며 이에 따르는 전송칩의 동작방법을 제안한다.
Keywords