• 전자공학회논문지
• /
• 제54권4호
• /
• pp.25-31
• /
• 2017

본 논문에서는 270/540/750/1500-Mb/s 동작속도를 갖는 영상신호 전송용 시리얼 송신기 칩을 $0.13-{\mu}m$ CMOS 공정을 이용하여 구현하였다. 전송 채널은 저가형 RG-58 계열의 5C-HFBT-RG6T 동축 케이블로서, 싱글 BNC 커넥터로 연결되어 있으며, 1.5-GHz 주파수에서 케이블 손실은 최대 45 dB이다. 이를 RLGC 모델링을 통해 SPICE용 회로로 구현하였고, 케이블 손실측정결과와 매우 유사한 특성을 갖는다. 신호감쇄의 보상은 송신기 회로의 프리앰퍼시스 기능 및 수신단의 이퀄라이저 기능을 통해 복원하며, 송신기 칩의 측정 결과 270-Mb/s, 540-Mb/s, 750-Mb/s 및 1.5-Gb/s 동작속도를 모두 만족하며, 프리앰퍼시스 기능을 OFF 했을 때에도 1.5 Gb/s에서 $370-mV_{pp}$ 출력전압을 갖는다. 칩의 전력소모는 1.2/3.3-V 전원전압으로부터 104 mW, 칩 면적은 I/O 패드를 포함하여 $1.65{\times}0.9mm^2$ 이다.

• 한국농업기계학회:학술대회논문집
• /
• 한국농업기계학회 2017년도 춘계공동학술대회
• /
• pp.152-152
• /
• 2017

본 연구에서는 비례제어밸브를 이용한 자율주행 트랙터 조향 시스템 제어를 위하여 저가의 임베디드 시스템을 사용한 제어기를 개발하였다. 차륜의 조향각 측정을 위하여 전륜 킹핀에 포텐시오미터를 설치하였으며, 비례제어밸브는 -10 ~ +10V의 전압으로 밸브 스풀의 위치제어를 수행하도록 하였다. 조향각 측정과 비례제어밸브의 위치제어를 위하여 각각에 AT90CAN128 AVR보드를 사용하였으며, CAN통신으로 조향각 데이터가 비례제어밸브 제어용 데이터로 전송될 수 있도록 하였다. 비례제어밸브 제어 보드에는 DAC기능을 추가하였으며 0 ~ 5V의 출력을 -10 ~ +10V의 전압으로 변환해 주는 인터페이스회로를 추가하였다. 일반적으로 GPS 등의 데이터 수신율이 20 Hz인 점을 감안하여 비례제어 밸브는 50 ms의 주기로 P-제어를 수행할 수 있도록 하였다. 향후 트랙터의 방향각을 설정하는 또 하나의 시스템으로부터 목표 조향각을 부여받는 것을 가상하여 별도의 MCU를 통해 목표 조향각을 송신한 후, 조향 유압실린더에 의한 전륜의 조향각 시간 응답 특성을 조사하였다. 실험은 트랙터의 전륜을 지면으로부터 들어올린 무 부하 상태에서 진행하였으며, 목표 조향각은 $7.5^{\circ}$, $15.0^{\circ}$, $22.5^{\circ}$ 등 3단계로 변경하며 시간응답 특성을 측정하였다. 최대 오버슈트 11%, 최소 오버슈트 8.6%, 정상상태 오차 약 $0.825^{\circ}$, 시정수(Time Constant)는 3단계의 목표 조향각 설정에서 각각 0.706초, 0.488초, 0.38초로 나타났다.

• 대한전자공학회논문지TC
• /
• 제43권1호
• /
• pp.143-148
• /
• 2006

본 논문에서는 이중대역 무선랜 응용을 위한 SPDT(single-pole double-throw) 스위치를 설계 및 제작하였다. 높은 격리도와 송신단의 선형성을 개선하기 위해 적층-게이트(stacked-gate)를 이용하는 비대칭구조를 제안하였다. 제안한 SPDT 스위치의 트랜지스터의 게이트-폭과 제어전압 그리고 적층-게이트의 개수는 모의실험을 통해 최적의 값으로 설계되었고, 500mS/mm의 Gmmax와 150GHz의 fmax를 갖는 $0.25{\mu}m$ GaAs pHEMT 공정을 이용하여 제작하였다. 설계된 스위치는 $DC\~6GHz$ 대역에서 0.9dB 이하의 삽입손실과 송신시 40dB 이상의 격리도와 수신시 25dB 이상의 격리도를 나타내었고, -3/0V 제어전압으로 23dBm의 입력 PldB 를 보였다. 제작된 SPDT 스위치는 $1.8mm{\times}1.8mm$의 면적을 갖는다.

• 전자공학회논문지C
• /
• 제36C권4호
• /
• pp.45-53
• /
• 1999

10Gbit/s 광수신기에 사용되는 전치증폭기, 리미팅증폭기, 그리고 판별회로 IC 등을 AlGaAs/GaAs HBT 기술을 이용하여 설계 제작하였다. 사용한 HBT는 차단주파수 55GHz, 최대 공진 주파수 45GHz 의 특성을 지닌다. 제작된 전치증폭기 와 PIN 광검출기를 이용해 광수신기 front-end를 구성하였는데, 측정된 이득은 46dBΩ, 3dB 대역폭은 12.3GHz 의 특성을 보였다. 리미팅증폭기는 소신호 이득 27dB, 3dB 대역폭 10.6GHz 특성을 보였으며, 입력 신호 전압 20mVp-p 이상에서 리미팅 동작이 이루어져 900mVp-p 신호를 출력하였다. 판별회로는 10Gbit/s에서 위상마진 300°, 입력 전압 수신감도 47mVp-p의 특성을 보였다.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1269-1276
• /
• 2005

본 연구에서는 RF 수신단에 적용할 수 있는 직접 변환 방식의 주파수 혼합기를 설계하였다. 직접 변환 방식의 주파수 혼합기는 기존의 헤테로다인 방식에 비해 고집적화가 가능하고 저전력 및 저가의 설계가 가능한 구조이다. 제안된 주파수 혼합기는 $0.35{\mu}m$ CMOS 공정을 이용한 2.4GHz대에서 동작하는 RF CMOS 주파수 혼합기로써, HSPICE를 이용하여 시뮬레이션 하였고, 레이아웃은 멘토사의 IC Station을 이용하여 수행하였다. 기본 single-balanced Gilbert Cell의 출력단에 추가 변환을 수행하였고, 각 변환단의 전달 컨덕턴스 값을 조절하여 결과적으로 출력단에 나타나는 2차 혼변조 성분이 differential 출력에 의해 충분히 개선되도록 하였다. 3.3V의 공급전압으로 29dB의 높은 전압이득을 얻었고 3.5mA의 전류소모가 발생하였다. 2차 혼변조 성분을 줄이기 위한 구조적인 변화를 통해 63dBm의 IIP2 값을 얻었다.

• 센서학회지
• /
• 제3권3호
• /
• pp.16-21
• /
• 1994

표준 CMOS공정으로 제작되며 게이트 콘트롤을 가지는 3단자형의 pin type 수광센서를 제안하고 이를 CMOS회로와 집적하여 제작하였다. $100{\mu}m{\times}120{\mu}m$ 크기로 제작된 수광센서의 암전류(Dark current)는 -5V에서 1nA이하, 정전용랑은 0.75pF, 항복전압(Breakdown voltage)은 -l4V이상의 특성을 보였다. 응답도는 $0.805{\mu}m$의 파장에서 0.19A/W(양자효율 30%), $0.633{\mu}m$에서는 0.25A/W(양자효율 50%)였으며 게이트에 전압을 가하면 응답도가 증가하였다. 이 수광센서를 CMOS 디지탈 인버터와 집적했을때 $22k{\Omega}$의 전달이득(Transimpedance)을 가지며 $90{\mu}A$의 광전류로 별도의 증폭단없이 인버터를 스위칭시켰다.

• 조명전기설비학회논문지
• /
• 제13권4호
• /
• pp.38-46
• /
• 1999

본 연구는 고전압 전력기기에서 코로나에 의한 절연열화를 진단하기 위해 초음파 측정법을 사용하여 코로나의 진전상태에 따른 초음파신호를 분석하였으며, 또한 방전전하량과 초음파 펄스수의 관계를 조사하였다. 실험결과, 교류전압 인가시 코로나가 성장하여 브러시 또는 스트리머 코로나 형태에서 초음파신호는 처음으로 관측되었으며, 이때 관측된 초음파신호는 정극성 최대치에서 검출할 수 있었다. 전압이 상승함에 따라 정극성이 부극성에 비해 초음파의 발생빈도는 높게 나타났으며, 초음파신호의 크기는 전류펄스의 크기에 비례하였다. 그리고 초음파 펄스수는 방전전하량에 비례하여 증가된 것으로 나타났다. 옥외 전력기기에 대한 초음파 측정시 기본데이터를 얻기 위해 초음파의 발진 및 수신장치를 이용하여 공중초음파의 감쇄, 시간지연 및 지향특성도 조사하였다.

• 센서학회지
• /
• 제6권4호
• /
• pp.298-306
• /
• 1997

초음파센서는 저렴성, 단순한 구조, 기계적 강인성, 사용상의 적은 제약 등의 이점 때문에 다양한 응용분야에 적용된다. 그러나 주요 사용 목적으로는 물체의 감지와 거리측정으로 제한된다. 물체의 인식에 초음파센서를 사용하기에는 낮은 분해능을 초래하는 불량한 방향성과 측정오류를 유발하는 반사성의 단점이 있다. 이런 문제를 극복하기 위해 센서의 배열이 사용되어왔다. 즉, 분해능을 개선하기 위해 다양한 센서의 배열형태에서 많은 수의 센서를 사용하거나, 일정 수의 센서를 사용할 경우에는 센서배열을 기계적으로 이동시킨다. 본 논문에서는 센서배열에 단순한 구동 전자회로를 추가하여 센서 시스템의 인식 분해능을 개선하는 실제적인 방범을 제안한다. 구동회로는 송출 구동전압을 다양하게 변화시켜 알려진 센서의 특성에 따라 서로 다른 수신신호의 진폭으로부터 분해능의 개선을 얻는다. 제안된 방법에서는 사용하는 센서의 수를 증가하거나 추가되는 기계적인 구동기를 사용하지 않으며 분해능의 개선을 얻는다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.490-492
• /
• 2010

Center-tapped termination을 가진 stub series-termination logic (SSTL) 채널을 지원하기 위한 전압모드 송신단을 제안한다. 제안하는 송신단은 진단 모드를 지원하고 신호보전성을 향상시키기 위해 출력레벨 조절수단을 가지며, 가변 병렬 터미네이션을 사용하여 swing level을 조절하는 동안 송신단의 출력 저항을 일정하게 유지시켜준다. 또한 제안하는 송신단의 off-chip 저항은 기생 캐패시터, 인덕터에 의한 termination의 임피던스 부정합을 줄여준다. 제안된 송신단을 검증하기 위해서 $50{\Omega}$의 출력저항을 유지하면서 8-레벨의 출력을 제공하는 전압모드 송신단을 1.5V의 70nm 1-poly 3-metal DRAM공정을 이용하여 구현하였다. 수신단 termination이 존재하지 않는 SSTL 채널에서 제안하는출력레벨 조절이 가능한 송신단을 이용함으로 1.6-Gb/s에서 54%의 jitter 감소가 측정되었다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.19-24
• /
• 2007

최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.