• Proceedings of the Korean Vacuum Society Conference
• /
• 2008.02a
• /
• pp.308-308
• /
• 2008

• Proceedings of the Korean Magnestics Society Conference
• /
• 2002.12a
• /
• pp.58-59
• /
• 2002

고밀도 자기기록 매체의 재생 헤드로 응용되기 위해서는 높은 자기 저항비와 소자 제조 및 작동시 발생되어지는 열에 대해서 안정해야한다. 일반적으로 스핀밸브에서 나타나는 열화현상 중 가장 주된 원인은 반강자성체에 사용된 Mn이 고정층 및 비자성층으로의 확산으로 인해 반강자성체/강자성체 산이의 교환결합력의 감소와 스핀의존산란이 감소되어 자기적 특성이 열화 되는 것이다[1]. 이러한 상호확산은 거칠기, 결정성, 결정립 크기와 같은 미세구조에 크게 의존한다[2]. (중략)

• Proceedings of the KIEE Conference
• /
• 2002.07c
• /
• pp.1562-1565
• /
• 2002

속중성자 피폭 시 실리콘 다이오드 내부에서 발생되는 변위 손상을 이용한 속중성자 탐지용 PIN 다이오드를 개발하고 중성자장에서 특성변화 및 감도 실험을 통하여 성능을 검증하였다. 시뮬레이션과 다양한 구조로 제작된 소자에 대한 방사선 실험을 거쳐 집합체 형태와 개별 PIN 다이오드를 제작한 다음 중성자 반응 특성과 감도 분석을 위한 중성자 방사선 실험을 수행하였다. 여러 개의 PIN 다이오드 샘플에 대한 중성자 특성변화를 실시간으로 측정하기 위해 디지털 정전류 구동 방식의 온라인 전자적 선량계 모듈을 제작하여 사용한 실험의 결과. 본 연구에서 개발한 PIN 다이오드 소자는 중성자 방사선에 대하여 우수한 감도 특성을 갖는다는 것과 입사 중성자에 대한 방향 의존성이 거의 없다는 사실을 알 수 있었다. 그리고 이어 수행된 300여 시간의 열화실험을 통하여 본 연구에서 제작된 PIN 다이오드 소자는 중성자 탐지소자로서의 사용 가능성이 충분함을 확인할 수 있었다.

• Journal of the Korean Vacuum Society
• /
• v.14 no.1
• /
• pp.29-34
• /
• 2005

The degradation of the SiGe hetero-junction bipolar transistor(HBT) properties in SiGe BiCMOS process was investigated in this paper. The SiGe HBT prepaired by SiGe BiCMOS process, unlike the conventional one, showed the degraded DC characteristics such as the decreased Early voltage, the decreased collector-emitter breakdown voltage, and the highly increased base leakage current. Also, the cutoff frequency(f/sub T/) and the maximum oscillation frequency(f/sub max/) representing the AC characteristics are reduced to below 50%. These deteriorations are originated from the change of the locations of emitter-base and collector-base junctions, which is induced by the variation of the doping profile of boron in the SiGe base due to the high-temperature source-drain annealing. In the result, the junctions pushed out of SiGe region caused the parastic barrier formation and the current gain decrease on the SiGe HBT device.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.2
• /
• pp.348-354
• /
• 2009

It has analyzed that the device degradation by NBTI (Negative Bias Temperature Instability) stress induced the increase of gate-induced-drain-leakage(GIDL) current for p-MOSFETs. It is shown that the degradation magnitude, as well as its time, temperature, and field dependence, is govern by interface traps density at the silicon/oxide interface. from the relation between the variation of threshold voltage and subthreshold slope, it has been found that the dominant mechanism for device degradation is the interface state generation. From the GIDL measurement results, we confined that the EHP generation in interface state due to NBTI stress led to the increase of GIDL current. Therefore, one should take care of the increased GIDL current after NBTI stress in the ultra-thin gate oxide device. Also, the simultaneous consideration of reliability characteristics and dc device performance is highly necessary in the stress engineering of nanoscale CMOSFETs.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.352-352
• /
• 2012

MOSFET의 크기는 작아지고 다양한 소자열화 현상으로 신뢰성 문제가 나타나고 있다. 특히 CMOS 인버터에서 PMOS가 'HIGH'일 때 음의 게이트 전압이 인가되고 소자 구동으로 인해 온도가 높아지면 드레인 전류의 절대값은 줄어들고 문턱 전압 절대값과 GIDL전류가 증가하는 NBTI현상이 발생한다. 본 연구에서는 NBTI현상에 따른 열화 특성을 분석하였다. 측정은 드레인과 소스는 접지시킨 상태에서 온도 $100^{\circ}C$에서 게이트에 -3.4V과 -4V의 게이트 스트레스를 인가한 후 게이트 전압에 따른 드레인 전류를 스트레스 시간에 따라 측정하였다. 측정에 사용된 소자의 산화막 두께는 25A, 채널 길이는 $0.17{\mu}m$, 폭은 $3{\mu}m$이다. 게이트에 음의 전압이 가해지면 게이트 산화막에 양전하의 interface trap이 생기게 된다. 이로 인해 채널 형성을 방해하고 문턱 전압은 높아지고 드레인 전류의 절대값은 낮아지게 된다. 또한 게이트와 드레인 사이의 에너지 밴드는 게이트 전압으로 인해 휘어지게 되면서 터널링이 더 쉽게 일어나 GIDL전류가 증가한다. NBTI스트레스 시간이 증가함에 따라 게이트 산화막에 생긴 양전하로 인해 문턱 전압은 1,000초 스트레스 후 스트레스 전압이 각각 -3.4V, -4V일 때 스트레스 전에 비해 각각 -0.12V, -0.14V정도 높아지고 드레인 전류의 절대값은 5%와 24% 감소한다. GIDL전류 역시 스트레스 후 게이트 전압이 0.5V일 때, 스트레스 전에 비해 각각 $0.021{\mu}A$, $67{\mu}A$씩 증가하였다. 결과적으로, NBTI스트레스가 인가됨에 따라 게이트 전압 0.5V에서 0V사이의 드레인 전류가 증가함으로 GIDL전류가 증가하고 문턱전압이 높아져 드레인 전류가 -1.5V에서 드레인 전류의 절대값이 줄어드는 것을 확인할 수 있다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.15 no.3
• /
• pp.67-73
• /
• 2001

This paper resents a developed measuring device of resistive leakage current and a fundamental discussion of deterioration diagnosis for Zinc Oxide(ZnO) arrester blocks. We have developed the leakage current detection device for ageing test and durability evaluation for ZnO arrester blocks. The resistive leakage current can be used as an indicator to discriminate whether the ZnO arrester blocks is in good state or in bad. The resistive leakage current measuring system with the compensation circuit was designed and fabricated. The sauce tests for ZnO arrester blocks were investigated by observing the resistive leakage current together with fast Fourier transform analysis. The proposed monitoring systems for the resistive leakage current can effectively be used to investigate the electrophysical properties of ZnO arrester blocks in laboratory and to develop the techniques of forecasting the deterioration of ZnO arresters in electric power systems.

• Journal of the Korean Vacuum Society
• /
• v.14 no.4
• /
• pp.229-237
• /
• 2005

The degradation phenomena in SiGe hetero-junction bipolar transistors(SiGe HBTs) induced by bias stress are investigated in this review. If SiGe HBTs are stressed over a specific time interval, the device parameters deviate from their nominal values due to the internal changes in the devices. Reverse-bias stress on emitter-base(EB) junctions causes base current increase and current gain decrease because carriers accelerated by the electrical field generate recombination centers. When forward-bias current stress is conducted at an ambient temperature above $140^{\circ}C$ , hot carriers produced by Auger recombination or avalanche multiplication induce current gain fluctuation. Mixed-mode stressing, where high emitter current and high collector-base voltage are simultaneously applied to the device, provokes base current rise as EB reverse-bias stressing does.

• 전자공학회논문지 IE
• /
• v.44 no.2
• /
• pp.1-7
• /
• 2007

The increasing high frequency capabilities of CMOS have resulted in increased RF and analog design in CMOS. Design of RF and analog circuits depends critically on device S-parameter characteristics, magnitude of real and imaginary components and their behavior as a function of frequency. Utilization of scaled high performance CMOS technologies poses challenges as concerns for reliability degradation mechanisms increase. It is important to understand and quantify the effects of the reliability degradation mechanisms on the S-parameters and in turn on small signal model parameters. Various physical effects influencing small-signal parameters, especially the transconductance and capacitances and their degradation dependence, are discussed in detail. The measured S-parameters of H-gate and T-gate devices in a frequency range from 0.5GHz to 40GHz. All intrinsic and extrinsic parameters are extracted from S-parameters measurements at a single bias point in saturation. In this paper we discuss the analysis of the small signal equivalent circuits of RF SOI MOSFET's verificated for the purpose of exacting the change of parameter of small signal equivalent model followed by device flame.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2005.05a
• /
• pp.160-163
• /
• 2005

Top emission OLED 소자의 안정성 위하여 Parylene을 보호층으로 적용하였다. 고분자화 방법을 이용하여 증착된 Parylene은 진공공정상온에서 증착가능하기 때문에 열에 의한 OLED 소자의 열화를 방지하며 높은 광투과율과 우수한 투습습성에 의하여 고효율 장수명을 OLED 소자에 적합하다. Parylene 5 ${\mu}m$ 의 광투과율은 90 %이상 측정 되었으며 투습율은 0.4849 $g/m^2day$로 측정되었다. Parylene의 보호층로서의 영향을 살펴보기 위하여, 보호층이 형성된 소자와 보호층이 형성되지 않은 소자를 제작하여 대기중에서 그 특성을 측정 비교하였다. 두 제작된 top emission OLED 소자는 최대 휘도가 1000 $cd/m^2$ 이상 측정되었으며, parylene 보호층 공정에 의한 소자의 구동 특성 변화는 나타나지 않았다. 대기중에서 초기휘도 200 $cd/m^2$로 측정된 parylene 보호층이 형성된 소자는 수명이 5 이었고, 보호층이 형성되지 않는 소자의 수명에 비하여 2배 이상 증가하였다.