• 제목/요약/키워드: 셀배열

검색결과 123건 처리시간 0.021초

수직 배열된 원형 코일 사이의 상호 인덕턴스 계산 및 해석 (Mutual Inductance Calculation and Analysis between Two Circular Coils of Perpendicular Arrangement)

  • 김진욱;손현창;김도현;김관호;박영진
    • 한국전자파학회논문지
    • /
    • 제22권10호
    • /
    • pp.999-1004
    • /
    • 2011
  • 본 논문에서는 무선 전력 전송 시스템에서 널리 사용되는 원형 코일 사이의 상호 인덕턴스 계산 방법과 이를 이용한 해석 결과를 제시한다. 두 원형 코일은 수직으로 배열되었다. 상호 인덕턴스 계산을 위해 수직 배열된 수전부 원형 코일의 면적을 일정한 높이의 단위 셀로 나누고, 각 단위 셀에 쇄교하는 자속 밀도를 구하여 상호인덕턴스를 계산하였다. 이를 위해 두 원형 코일을 필라멘트 코일로 모델링하였고, 각 코일에서의 전류는 균일 하다고 하였다. 검증을 위해 헬리컬, 스파이럴 형태로 두 원형 코일을 제작하였고, z 방향의 간격이 50~100 cm인 구간에서 상호 인덕턴스를 측정한 결과, 본 논문에서 제시한 이론값과 일치하였다.

포맷 변환기를 이용한 화소-병렬 화상처리에 관한 연구 (A Study on the Pixel-Parallel Usage Processing Using the Format Converter)

  • 김현기;이천희
    • 정보처리학회논문지A
    • /
    • 제9A권2호
    • /
    • pp.259-266
    • /
    • 2002
  • 본 논문에서는 포맷 변환기를 사용하여 여러 가지 화상처리 필터링을 구현하였다. 이러한 설계 기법은 집적회로를 이용한 대규모 화소처리 배열을 근거로 하여 실현하였다. 집적구조의 두가지 형태는 연산병렬프로세서와 병렬 프로세스 DRAM(또는 SRAM) 셀로 분류할 수 시다. 1비트 논리의 설계 피치는 집적 구조에서의 고밀도 PE를 배열하기 위한 메모리 셀 피치와 동일하다. 이러한 포맷 변환기 설계는 효율적인 제어 경로 수행 능력을 가지고 있으며 하드웨어를 복잡하게 할 필요 없이 고급 기술로 사용 될 수 있다. 배열 명령어의 순차는 프로세스가 시작되기 전에 주 컴퓨터에 의해 생성이 되며 명령은 유니트 제어기에 저장이 된다. 주 컴퓨터는 프로세싱이 시작된 후에 저장된 명령어위치에서 시작하여 화소-병렬 동작을 처리하게 된다. 실험 결과 1) 단순한 평활화는 더 높은 공간의 주파수를 억제하면서 잡음을 감소시킬 뿐 아니라 에지를 흐리게 할 수 있으며, 2) 평활화와 분할 과정은 날카로운 에지를 보존하면서 잡음을 감소시키고, 3) 메디안 필터링기법은 화상 잡음을 줄이기 위해 적용될 수 있고 날카로운 에지는 유지하면서 스파이크 성분을 제거하고 화소 값에서 단조로운 변화를 유지 할 수 있었다.

천정형 배열 마이크를 이용한 강의용 광역 마이크 시스템 (Wide Coverage Microphone System for Lecture Using Ceiling-Mounted Array Structure)

  • 오우진
    • 한국정보통신학회논문지
    • /
    • 제22권4호
    • /
    • pp.624-633
    • /
    • 2018
  • 멀티미디어 강의시스템은 첨단 기술로 스마트해지고 있지만 마이크는 손에 들거나 신체에 부착하는 고전 방식에 여전히 의존하고 있다. 본 논문에서는 천정 부착형 배열 마이크를 제안하여 넓은 범위를 지원하면서 화자가 아무 장비를 착용하지 않고 자유롭게 이동이 가능함을 보였다. 제안된 시스템은 복잡한 빔 포밍 방식 대신에 이동통신의 셀(Cell)과 핸드 오버(Handover)를 적용하여 셀 간에 연속되는 마이크를 저가로 구현하였다. 음성에서 무성음 구간이 의사잡음(Pseudo Noise)과 유사한 특징을 이용하여 3개의 마이크에 지연-합의 다중경로 수신기를 연결하여 소프트 핸드오버를 제공하였다. 제안된 마이크 시스템은 강단 범위인 $6.3{\times}1.5m$ 영역에서 동작을 검증하였다. 실시간 처리를 위하여 상관기(Correlator)의 연산 범위를 82% 이상 줄였으며 출력 지연은 지연 적응 필터로 개선하였다.

비동기 CDMA 시스템 기반의 배열 안테나용 온라인 보정 알고리즘 (On-line Calibration algorithm for Asynchronous CDMA-based antenna arrays)

  • 이종현
    • 한국통신학회논문지
    • /
    • 제29권1A호
    • /
    • pp.18-30
    • /
    • 2004
  • 본 논문에서는 비동기 CBMA 시스템에서 발생하는 배열 안테나 소자의 오차 보정(calibration) 문제를 다룬다. 수신기치 주파수 오프셋 오차가 있을 경우에 적용 가능한 새로운 순차적인 오차 보정 알고리즘을 제안한다. 제안된 알고리즘은 비선형 배열 안테나에도 적용가능하며, 사전에 알고 있는 신호를 사용하여 보정하는 것이 아니라, 셀 내의 임의의 사용자 PN code 만을 사용하여 온라인으로 오차 보정을 수행한다. 제안된 알고리즘은 채널과 주파수 오차를 추정하는 부분과 배열안테나 보정을 추정하는 부분으로 구성되어 있으며, 컴퓨터 모의 실험과 W-CDMA용 스마트 안테나 테스트 베드에서 얻어진 실측 데이터를 이용한 실험을 통하여 그 성능이 검증되었다.

수차 모형 배열을 이용한 표적추정 (Focused) 빔형성기 성능분석 (Analysis of Performance of Focused Beamformer Using Water Pulley Model Array)

  • 최주평;이원철
    • 한국음향학회지
    • /
    • 제20권5호
    • /
    • pp.83-91
    • /
    • 2001
  • 본 논문은 수중환경에서 비교적 근거리에 위치해 있는 목표물에서 방사되는 광대역 음원신호를 취득하여 목표물의 위치를 탐지하기 위한 표적추정 (Focused) 빔 형성 기법을 제안한다. 표적추정 (Focused) 빔 형성기 기법은 배열 센서를 사용하여 구면파 형태로 입사되는 방사 신호들의 각 센서로의 상이한 전달 지연 시간 성분들을 고려하여 센서 출력 신호들을 일정 시간 구간 동안 코히어런트하게 합해 줌으로써 목표물의 위치를 판단하게 된다. 이때 견인함의 이동에 의해 배열 센서의 형태가 시간적으로 변화하게 되며, 가상의 셀들로 분리된 이미지 공간상에서 각 셀과 배열 센서간의 기하학적인 구조 분석에 의해 계산된 시간 지연 값들을 이용하여 표적추정(Focused) 빔 형성 과정을 거친 최종적인 3차원 빔 패턴 출력을 얻게 된다. 본 논문에서는 컴퓨터 시뮬레이션을 통하여 N차 다항식 (polynomial) 근사법을 이용한 실제 수차 모형 배열 형태 추정을 하였으며 생성된 가상의 수차 모형 배열을 이용하여 각각의 주파수 대역에 따른 광대역 목표물에 대한 추정 성능을 분석하여 보았다.

  • PDF

B-ISDN에서 Forward Error Correction을 이용한 오류제어 기법의 성능분석 (Performance Analysis of Error Control Techniques Using Forward Error Correction in B-ISDN)

  • 임효택
    • 한국통신학회논문지
    • /
    • 제24권9A호
    • /
    • pp.1372-1382
    • /
    • 1999
  • B-ISDN과 같은 초고속 네트워크에서 전송오류의 주요원인은 과잉밀집 상태에 있어서의 버퍼 오버플로우이며 이로 인해 셀손실을 야기한다. 기존의 통신 프로토콜은 손실된 패킷이나 전송에러들을 다루기 위해 ARQ와 같이 오류탐지와 재전송 기법을 사용하고 있으나 이러한 ARQ 방법들은 재전송으로 인한 전송 지연시간이 매우 크기 때문에 초고속 네트워크에서는 적합하지 않다. 따라서 본 논문은 이러한 문제를 줄이기 위하여 B-ISDN에서 Forward Error Correction(FEC)를 이용하여 셀손실 회복방법의 셀손실율을 수치적으로 분석하였다. FEC 기법은 Two-state Markov 모델인 셀손실 프로세스 모델을 기초한 성능평가에서 상당한 낮은 셀손실율을 나타내었으며 ATM 네트워크에 인터리빙의 적용은 버스티한 트래픽을 랜덤(random)하게 배열하게 함으로서 셀손실율을 개선할 수 있음을 보이고 있다. 이러한 요소들은 향후 오류제어 기법 설계시 고려해야 할 주요요소로 사용될 수 있다. 또한 IP-over-ATM 네트워크에서 신뢰성 있는 IP 패킷의 전달을 위하여 FEC 기법의 효과에 관한 성능을 분석하고 평가하였다. 본 성능평가의 결과로 FEC 기법은 IP-over-ATM 환경에\ulcorner 신뢰성이 있는 IP 전달을 위한 해결책을 제시한다.

  • PDF

저면적.저전력 1Kb EEPROM 설계 (Design of Low-Area and Low-Power 1-kbit EEPROM)

  • 여억녕;양혜령;김려연;장지혜;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제15권4호
    • /
    • pp.913-920
    • /
    • 2011
  • 본 논문에서는 수동형 900MHz RFID 태그 칩용 로직 공정 기반 저면적.저전력 1Kb EEPROM를 설계하였다. 1Kb 셀 배열 (cell array)은 1 워드 (word)의 EEPROM 팬텀 셀 (phantom cell)을 2차원 배열 형태인 (16행 ${\times}$ 16열) ${\times}$ 4블록으로 구성하였으며, 4개의 메모리 블록이 CG (Control Gate)와 TG (Tunnel Gate) 구동회로를 공유하므로 저면적 IP 설계를 하였다. TG 구동회로를 공유하기 위해 소자간의 전압을 신뢰성이 보장되는 5.5V 이내로 유지하면서 동작 모드별 TG 바이어스 전압을 스위칭해 주는 TG 스위치 회로를 제안하였다. 그리고 4 메모리 블록 중 하나의 블록만 활성화하는 partial activation 방식을 사용하므로 읽기 모드에서 전력소모를 줄였다. 그리고 하나의 열 (column)당 연결되는 셀의 수를 줄이므로 읽기 모드에서 BL (Bit-Line)의 스위칭 시간을 빠르게 하여 액세스 시간 (access time)을 줄였다. Tower $0.18{\mu}m$ CMOS 공정을 이용하여 (32행 ${\times}$ 16열) ${\times}$ 2블록과 (16행 ${\times}$ 16열) ${\times}$ 4블록의 2가지 배열 형태의 1Kb EEPROM IP를 설계하였으며, (16행 ${\times}$ 16열) ${\times}$ 4블록의 IP가 (32행 ${\times}$ 16열) ${\times}$ 2블록의 IP에 비해 레이아웃 면적은 11.9% 줄였으며, 읽기 모드 시 전력소모는 51% 줄였다.

GF($p^m$)상에서 모든 항의 계수가 0이 아닌 기약다항식에 대한 병렬 승산기의 설계 (Design of a Parallel Multiplier for Irreducible Polynomials with All Non-zero Coefficients over GF($p^m$))

  • 박승용;황종학;김흥수
    • 전자공학회논문지SC
    • /
    • 제39권4호
    • /
    • pp.36-42
    • /
    • 2002
  • 본 논문에서는 유한체 GF($P^m$)상에서 모든 항의 계수가 이 아닌 두 다항식의 승산 알고리즘을 제시하였다. 제시된 승산 알고리즘을 이용하여 모듈 구조의 병렬 입-출력 승산기를 구성하였다. 제시된 승산기는 $(m+1)^2$개의 동일한 셀로 구성되었으며, 각각의 셀은 1개의 mod(p) 가산 게이트와 1개의 mod(p) 승산 게이트로 구성되었다. 본 논문에서 제시된 승산기는 클럭이 필요하지 않고 m개의 mod(p) 가산 게이트 지연시간과 1개의 mod(p) 승산 게이트 소자 지연시간만을 필요로 한다. 또한, 제시된 승산기는 규칙성과 셀 배열에 의한 모듈성을 가지므로 VLSI 회로 실현에 적합할 것이다.

1차원 MOS-LSI 게이트 배열 알고리즘 (An Algorithm for One-Dimensional MOS-LSI Gate Array)

  • 조중회;정정화
    • 대한전자공학회논문지
    • /
    • 제21권4호
    • /
    • pp.13-16
    • /
    • 1984
  • 본 논문에서는 NAND 또는 NOR 게이트와 같은 기본 셀로 구성되는 1차원 MOS LSI의 칩 면적을 최소화하기 위한 레이아웃 알고리즘을 제안하고 있다. 배열하고자 하는 MOS 게이트들의 최좌측단과 최우측단에 입·출력 신호선을 표시하는 가상 게이트를 각각 설정하여 각 게이트 통과선 수를 최소화함으로써 수평 트랙 수를 최소로 하는 휴리스틱 알고리즘을 제안하고 실제의 논리회로를 택하여 프로그램 실험을 행함으로써 본 논문에서 제안한 알고리즘이 유용함을 보였다.

  • PDF

대칭 SSAIP 구조의 슬롯 결합 Back-to-Back 마이크로스트립 위생배열 안테나의 설계 (Design of Slot-Coupled Back-to-Back Microstrip Phased Array Antenna with Symmetrical SSAIP Configuration)

  • 김태현;전계석
    • 한국통신학회논문지
    • /
    • 제26권9B호
    • /
    • pp.1189-1195
    • /
    • 2001
  • 본 연구에서는 수평면에 대해서 양방향성을 갖고 접지면을 향해서 주빔이 25$^{\circ}$의 기울기로 지향하도록 설계된 대칭 SSAIP(Strip, Air, Inverted Patch) 구조의 슬롯 결합 back-to-back 마이크로스트립 위생배열 안테나를 설계, 제작하였다. 이 구조의 안테나는 2-섹터 셀 사이트에서 기지국 또는 중계기의 지향성 안테나에 적용할 수 있으며, 도로 환경에 따라 지향각 25$^{\circ}$를 기준으로 약 $\pm$$10^{\circ}$정도 빔을 틸트할 수 있도록 위상기와 결합된다. 안테나는 공동모델을 이용하여 해석하고 앙상블로 설계한다. IMT-2000의 상.하향 링크 주파수 범위인 1.885~2.2GHz에서 안테나를 측정한 결과 임피던스 대역폭은 약 21%이였으며, $\pm$37$^{\circ}$의 지향각 오차를 보였다.

  • PDF