• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.48-55
• /
• 1999

본 논문에서는 CMOS CCD 카메라 인터페이스 응용을 위한 자동 이득 제어(Automatic Gain Control: AGC)회로를 제안한다. 제안하는 자동 이득 제어 회로는 디지털 신호에 의해 직접 제어되므로 기존의 회로와 달리 별도의 D/A 변환기가 필요 없으며, 신호의 정착 특성은 이득 제어 신호의 변화에 거의 독립적이다. 또한 큰 캐패시턴스를 얻기 위해 적용된 캐패시터 조합 기법은 수위치드 캐패시터 기법을 사용한 자동 이득 제어 회로의 대역폭을 크게 향상시킨다. 캐패시터의 구현시 발생하는 부정합 오차 (mismatch error)는 제안하는 레이아웃 기법에 의해 0.1% 이내로 제한된다. 자동 이득 제어 회로의 출력 신호는 동일 칩에 집적된 10비트 A/D 변환기로 전달된다. 제안하는 자동 이득 제어 회로를 실장한 CCD 카메라 인터페이스 전체 시스템 시제품 0.5 um n-well CMOS 공정으로 구현되어 32dB 이득 제어 영역과 1/8dB 이득 제어 단계를 가지며, 3V 전원 전압과 25MHz의 동작 속도에서 총 173mW의 전력을 소모한다.

• 대한전자공학회논문지TC
• /
• 제49권2호
• /
• pp.72-75
• /
• 2012

본 논문에서는 무선전력전송을 위한 고효율 DC-AC 변환 회로를 구현하였다. DC-AC 변환 회로는 발진기와 전력증폭기를 결합시켜 구현하였다. 전력증폭기의 전력 효율은 무선전력전송 송신 시스템의 효율에 크게 영향을 주기 때문에 Class-E 증폭구조를 이용하여 고효율 전력증폭기를 구현하였다. 또한, 전력증폭기의 입력 단에 연결되는 발진기의 출력 전력이 작기 때문에 높은 출력의 DC-AC 변환 회로를 구현하기 위하여 구동 증폭기를 이용한 고이득 이단 전력증폭기를 구현하였다. 고이득 고효율 이단 Class-E 전력증폭기의 입력 단에 발진기를 연결하여 고효율 DC-AC 변환 회로를 구현하였다. 13.56MHz의 2차, 3차 고조파 성분을 억제하기 위해 이중대역 저지 필터를 설계하여 결합하였다. DC-AC 변환 회로의 출력 전력과 변환 효율은 13.56 MHz에서 40 dBm과 80.2 %이다.

• 한국산학기술학회논문지
• /
• 제8권6호
• /
• pp.1402-1409
• /
• 2007

본 논문에서는 시스템 구현에 직접적으로 사용될 수 있는 직교 주파수 분할 다중화 (OFDM : Orthogonal Frequency Division Multiplexing) 통신 시스템을 위한 여러 가지 자동 이득 제어 (AGC : Automatic Gain Control) 알고리듬을 제안하고자 한다. 본 논문에서는 고속 패킷 전송을 위하여 비교적 많은 샘플 수를 갖고 긴 길이의 프리앰블을 반복적으로 사용하는 초 광대역 통신 (UWB : Ultra-Wideband)과 같은 OFDM 시스템의 디지털 수신 신호를 가정한다. 이러한 OFDM 시스템에서는 프리앰블 신호를 아날로그-디지털 변환기 (ADC : Analog-to-Digital Converter)를 통해 디지털 수신 신호로 변환한 후 최대 샘플 값 계수기내 버퍼의 길이만큼 디지털 수신 신호를 저장한다. 이 후 버퍼에 저장된 디지털 수신 신호 중 최대 샘플의 개수를 계산하고 이득 조절 신호 발생기에 저장된 이득 조절 테이블에 따라 이득을 조절하여 ADC 입력단의 전력 레벨을 자동으로 조절한다.

• 한국음향학회지
• /
• 제21권6호
• /
• pp.531-542
• /
• 2002

본 논문에서는 AMR과 EVRC 음성 부호화기간의 비탠덤 (Tandemless) 방식을 이용한 상호 부호화 방법이 제안되었다. 제안된 방법은 기존의 탠덤 (Tandem) 방식의 상호 부호화 방법과 달리 음성 신호를 다시 복호화했다가 부호화하지 않고, CELP 계열의 음성 부호화기들이 공통적으로 사용하는 파라미터들을 직접 변환한다. 상호 부호화는 LSP 변환, 적응 코드북을 위한 피치 지연 값 및 적응 코드북 이득 변환, 고정 코드북 벡터 및 고정 코드북 이득 변환으로 구성되어 있다. 제안된 방법을 객관적, 주관적 방법으로 평가한 결과 기존의 탠덤 방식에 비하여 적은 계산량과 지연 시간으로 탠덤 방식과 최소 동등, 혹은 우월한 음질을 얻을 수 있다는 것을 확인했다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2000년도 종합학술발표회 논문집 Vol.10 No.1
• /
• pp.146-149
• /
• 2000

SiGe HUT뜰 이용하여 Cellular 주파수 대역(824-849 MHz)에서 MMIC 상향 주파수 혼합기와 가변이득 증폭기를 설계하였다. 동작 전압은 2.7 V 이며, 이중평형 구조의 상향 주파수 혼합기는 12 dB의 변환이득, -0.6 dBm의 1dB 이득압축 출력전력, 30 dB 이상의 LO-RF 단자 격리도 특성, 1.25의 LO-VSWR. 1.34의 RF-VSWR을 가지며, 상호컨덕턴스형 가변이득 증폭기는 35 dB의 최대 선형이득, 13 dBm의 1dB 이득압축 출력전력, 42dB의 가변이득, 23dB의 3차 상호변조 교점 출력전력(OIP$_3$), 1.27의 입력 VSWR, 1.1의 출력 VSWR 특성을 보인다.

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2008년도 제7회 추계학술대회 및 정기총회
• /
• pp.607-610
• /
• 2008

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.101-106
• /
• 2014

본 논문에서는 자동 이득 제어 회로를 이용한 와이드 다이나믹 레인지 RF root-mean-square (RMS) 전력 검출기를 소개한다. 제안하는 자동 이득 제어는 voltage gain amplifier (VGA), RMS 변환 블록, 이득 조절 블록으로 구성되어 있다. VGA는 dB-linear한 이득 관계를 갖는 캐스코드 VGA를 사용하였다. 제안하는 RMS 변환은 입력 신호 전 파장의 제곱 변환을 이용하여 RMS에 비례하는 DC 전압을 출력한다. 제안하는 RMS 전력 검출기는 500MHz에서 5GHz에서 작동하며 검출 범위는 0 dBm에서 -70dBm 이상의 신호를 -4.53 mV/dBm의 비율로 검출한다. 제안하는 RMS 전력 검출기는 TSMC 65nm 공정을 사용하여 설계되었으며 1.2V에서 5mW의 전력소비를 갖는다. 칩 레이아웃 면적은 $0.0097mm^2$이다.

• 조명전기설비학회논문지
• /
• 제22권6호
• /
• pp.141-147
• /
• 2008

본 논문에서는 화합물 반도체 및 CMOS 공정을 이용하여 수신기에서 주파수를 하향 변환하는 수신믹서를 설계하였다. 주파수 하향변환 믹서의 기본적인 이론과 구조에 대해 살펴보고 이중평형 믹서 구조와 광대역 특성을 얻기위해 매칭회로 대신 고주파와 국부발진기의 입력단에 싱글엔드 신호를 차분신호로 변환하기 위한 능동발룬을 결합한 믹서회로를 화합물과 CMOS 공정으로 설계한다. CMOS 공정을 이용하여 제작한 능동발룬 내장 믹서는 $2{\sim}6[GHz]$ 대역에서 1[dB] 이하의 이득오차와 $3[^{\circ}]$ 이하의 위상오차를 가지며 $2{\sim}6[GHz]$ 대역에서 변환이득 $-1{\sim}-6[dB]$ 특성을 얻었다. 모의실험 결과 화합물 공정을 이용하여 능동 발룬을 결합한 믹서는 $2{\sim}6[GHz]$ 주파수대역에서 $-2[dBm]$의 국부발진기 입력에 대해 약 7[dB]의 변환이득과 5.8[GHz]에서 -10[dBm]의 입력 P1[dB]특성을 나타낸다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1997년도 학술대회
• /
• pp.55-62
• /
• 1997

본 논문에서는 윤곽선의 다각근사화시 발생하는 오차신호를 표본화하고 표본화된 신호를 부호화하기 위한 새로운 변환을 제안한다. 제안하는 방법은 다각근사화시 발생하는 윤곽선의 단편들이 완만한 곡선의 형태를 갖고 양 끝점이 0이라는 특징을 고려해서 르장드르 다항식에 기반한 새로운 변환을 제안한다. 제안한 방법은, 기존의 방법인 이산여현변환, 이산정현변환 등과 변환부호화 이득면에서 비교해 볼 때 우수한 결과를 얻었다.

• 한국멀티미디어학회논문지
• /
• 제6권7호
• /
• pp.1159-1168
• /
• 2003

본 논문에서는 압축 효율을 최적화 하는 웨이브렛 필터의 설계 알고리즘을 제안하였다. 제안한 알고리즘은 고정 양자화기를 이용하는 영상 부호화 응용에서 압축 방법에 상관없이 웨이브렛 변환 영역에서 각 대역의 에너지를 가장 불균등하게 압축하는 필터를 설계함으로써 전체적인 부호화 효율을 높일 수 있도록 하였다. 직교와 쌍직교 필터에서의 목적함수는 웨이브렛 변환 계층에 맞도록 확장시켜 각 계층별로 최적 필터 계수를 얻었으며 최적화 과정의 제한조건을 완화하여 압축이득을 최대화시킬 수 있도록 하였다. 제안한 방법으로 설계한 필터는 실험 결과 기존의 필터와 비교하여 에너지 압축이득이 향상되었음을 알 수 있었다.