• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.388-389
• /
• 2011

최근 보급이 확대되고 있는 HVDC는 설치 당시의 상황 등에 따라 제어기가 달라지게 되므로, HVDC 프로젝트마다 제어기가 달라지게 된다. 따라서 PSS/E 프로그램에는 HVDC 설비를 위한 전용의 HVDC 모델을 개발할 수 있는 Model Writing 기법을 제공하고 있다. 하지만 국내에서는 UDM 개발 기술이 널리 전파되지 않아 UDM 기술기반이 취약한 상태이다. 이에 본 논문에 CIGRE HVDC 벤치 마크 모델에 대한 UDM을 개발하여 전용의 HVDC 모델을 개발하기 위한 기반기술을 확보하였다.

• 한국지진공학회:학술대회논문집
• /
• 한국지진공학회 2002년도 춘계 학술발표회 논문집
• /
• pp.443-450
• /
• 2002

본 논문에서는 미국토목학회(ASCE)의 사장교에 대한 첫번째 벤치마크 문제를 이용하여 제어-구조물 상호작용을 고려한 새로운 반능동 제어 기법을 제안하였다. 이 벤치마크 문제에서는 2003년 완공 예정으로 미국 Missouri 주에 건설 중인 Cape Girardeau 교를 대상 구조물로 고려하였다. Cape Girardeau 교는 New Madrid 지진구역에 위치하고, Mississippi 강을 횡단하는 주요 교량이라는 점 때문에 설계단계에서부터 내진 문제에 대하여 자세하게 고려되었다. 상세 설계 도면을 기반으로 하여 교량의 전체적인 거동 특성을 정확하게 나타낼 수 있는 3차원 모델이 만들어졌고, 사장교의 제어 성능에 관련된 평가 기준이 수립되었다. 본 연구에서는 제어 가능한 유체 감쇠기에 속하는 MR 유체 감쇠기를 제어 장치로 제안하였고, 기존 연구에서 MR 유체 감쇠기를 포함한 구조물의 제어에 효율적이라고 검증된 clipped-optimal 알고리듬을 제어 알고리듬으로 사용하였다. 또한, 실제 규모의 MR 유체 감쇠기 실험 결과를 이용하여 수치해석에 이용할 수 있는 동적 모델을 개발하였다. MR 유체 감쇠기는 제어 가능한 에너지 소산장치이며 구조물에 에너지를 가하지 않기 때문에 제안된 제어 기법은 한정입출력 안정성이 보장된다. 수치해석을 통해, MR 유체 감쇠기를 이용한 반능동 제어 기법이 사장교의 응답 감소에 효과적인 방법임을 증명하였다.

• 한국인터넷방송통신학회논문지
• /
• 제14권6호
• /
• pp.259-265
• /
• 2014

현재 널리 이용되는 멀티코어 프로세서 구조의 설계 초기에 그 성능을 분석하기 위하여 명령어 트레이스 모의실험을 이용하는 경우, 시간과 공간을 많이 차지하기 때문에 비실용적이다. 본 논문에서는 프로화일링 기법에 기반하는 통계적 모의실험에 의하여 다양한 하드웨어 사양을 갖는 멀티코어 프로세서의 성능을 측정하는 기법에 대하여 연구하였다. 이것을 위하여 SPEC 2000 벤치마크 프로그램의 특성을 통계적 프로화일링 기법으로 모델링하고 여기서 얻은 통계적 프로화일을 바탕으로 벤치마크 트레이스를 합성하여 멀티코어 프로세서에 대한 모의실험을 수행하였다. 그 결과, 통계적 모의실험에 의하여 측정한 성능이 명령어 트레이스 모의실험에 의하여 측정한 성능에 근접한 결과를 가져왔으며 모의실험 시간을 크게 단축시켰다.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권11호
• /
• pp.836-852
• /
• 2006

본 논문에서는 공격적인 선인출 및 직접 사상 필터링을 이용한 L1 캐시 선인출 기법을 제안한다. 이를 위하여 캐시 선인출의 역효과에 대한 정량적 분석 방법을 제안하였고 이를 이용하여 다양한 벤치마크에서의 공격적 선인출 효과를 분석하였다. 분석 결과를 바탕으로 최적 선인출 필터 구조 및 알고리즘을 도출하였고 독자적으로 개발된 타이밍 기반 캐시 시뮬레이터를 사용하여 전체 시스템 성능을 추출하였다. 실험 결과는 제안된 L1 선인출 기법을 사용하여 다양한 벤치마크에 대하여 시스템 성능을 평균적으로 18% 향상시킬 수 있음을 보인다.

• 한국컴퓨터산업학회논문지
• /
• 제6권3호
• /
• pp.559-566
• /
• 2005

[ $ALTIBASE^{TM}$ ] 시스템은 메인 메모리를 주 저장장치로 사용하는 관계형 주기억장치 DBMS이다. 본 논문에서는 최근 데이터베이스 응용들의 요구사항으로 부각되고 있는 데이터베이스의 고 가용성과 실시간 데이터베이스 시스템의 높은 트랜잭션 처리율을 동시에 보장하기 위하여 $ALTIBASE^{TM}$ 시스템의 구조 및 설계에 대하여 기술하고, 시스템의 설계 요소 기술에 대한 성능 분석 및 평가 결과를 보인다. 표준 성능평가 도구인 Wisconsin 벤치마크 테스트 결과 및 TPC-H 성능평가 결과를 통해 전체 시스템의 가용성을 입증한다. 또한 인덱스 관리 기법 및 트랜잭션 처리 기법에 대하여 기존 다른 기법과의 성능 비교를 통해 설계에 적용된 요소기술의 우수성을 입증한다.

• 한국콘텐츠학회논문지
• /
• 제15권4호
• /
• pp.9-16
• /
• 2015

Linux와 같은 발전된 운영 체제의 가상 메모리 관리 기술은 메인 메모리와 하드디스크와 같은 저장 장치를 이용하여 응용 프로그램에게 가상의 큰 주소 공간을 제공해준다. 최근 저장 장치는 속도의 측면에서 비약적인 발전을 보이고 있기 때문에 고속의 차세대 저장 장치를 메모리 확장에 이용하면 메모리를 많이 사용하는 응용의 성능이 좋아질 것이다. 그러나 기존 운영체제의 가상 메모리 관리 오버헤드 때문에 응용의 성능을 극대화시킬 수 없다. 이러한 문제를 해결하기 위해 본 논문은 차세대 저장 장치를 메모리 확장에 사용했을 때 쓰기 연산을 위한 블록 주소를 할당하는 향상된 알고리즘 및 시스템 튜닝 기법들에 대해 제안하였고, 제안된 기법들을 Linux 3.14.3의 가상 메모리 관리 시스템에 구현하였다. 그리고 구현된 시스템을 벤치마크를 이용하여 실험을 하였고, 마이크로 벤치마크의 경우에 평균 3배, 과학 계산 벤치마크 응용의 경우에 24%의 성능 향상이 있음을 보였다.

• 정보처리학회논문지A
• /
• 제10A권2호
• /
• pp.123-130
• /
• 2003

본 논문에서는 서버를 사용하지 않고 각 노드에 연결된 지역 디스크들을 이용하여 분산 RAID 저장 장치를 구성하는 분산 환경의 클러스터 컴퓨터를 위한 분할된 결함허용정보 저장 기법을 제안한다. 클러스터 노드들의 결함허용정보를 주기적으로 동시에 분산 RAID에 저장하는 방법은 분산 RAID의 병렬성을 이용할 수 있고, 각 노드의 결함허용정보를 순차적으로 저장하는 기법은 분산 환경에서 네트워크에 병목 현상을 방지할 수 있는 장점을 가지고 있다. 본 연구에서는 분산 RAID를 저장 장치로 사용하는 클러스터 컴퓨터에서 이들 두 가지 기법을 결합함으로써 통신 부하가 큰 응용에서 노드들에 대한 결함허용정보 저장 비용을 줄이고 클러스터의 가용성을 높일 수 있도록 하였다. 제안된 기법의 성능을 검증하기 위하여 본 연구에서는 16노드의 클러스터 시스템에서 MIP와 Linpack HPC 벤치마크 프로그램을 이용한 성능 평가를 수행하였다. 벤치마크 결과는 분할된 결함허용정보 저장 기법이 기존의 기법들에 비하여 분산 RAID를 사용한 클러스터 컴퓨터에서 비교적 우수한 성능을 나타낼 수 있으며, 클러스터의 단일 노드 결함이 발생되었을 경우에 빠른 회복을 수행하는 결함허용정보저장 기법을 설계하는 데에 효과적으로 이용될 수 있다.

• 한국인터넷방송통신학회논문지
• /
• 제16권2호
• /
• pp.157-163
• /
• 2016

비대칭적 멀티코어 프로세서 구조의 성능을 분석하기 위하여 명령어 트레이스 모의실험이나 실행 위주 모의실험을 이용하는 경우, 시간이 과다 소요되고 대량의 데이터 저장 공간을 차지하는 문제점이 있다. 본 논문에서는 통계적 모의실험에 의하여 다양한 하드웨어의 사양을 갖는 비대칭적 멀티코어 프로세서의 성능을 측정하는 기법에 대하여 연구하였다. 이것을 위하여 SPEC 2000 벤치마크 프로그램의 특성을 통계적 프로화일링 기법으로 모델링하고, 여기서 얻은 통계적 프로화일을 바탕으로 벤치마크 트레이스를 합성하여 비대칭적 멀티코어 프로세서에 대한 모의실험을 수행하였다. 그 결과, 통계적 모의실험에 의하여 측정한 성능이 명령어 트레이스 모의실험에 의하여 측정한 성능에 근접한 결과를 가져왔으며, 모의실험 시간을 크게 단축시켰다.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권5호
• /
• pp.297-305
• /
• 2006

마이크로 프로세서 구조의 성능을 분석할 때, 트레이스 구동형 모의실험이 광범위하게 수행되고 있으나, 시간과 공간을 많이 차지하기 때문에 최근에 이르러 통계적 모의실험이 그 대안으로 떠오르고 있다. 기존의 통계적 모의실험이 단일 분기 예측법에 대하여 연구가 수행된 것과 달리, 본 논문에서는 다중 분기 예측법을 이용하는 고성능 수퍼스칼라 프로세서에 대한 통계적 프로화일링 모델을 제안하였다. 이때, 다중 분기 예측법은 최근 들어 유망한 기법으로 대두되고 있는 퍼셉트론 분기 예측법을 기반으로 하였다. 이것을 위하여 SPEC 2000 벤치마크 프로그램의 특성을 통계적 프로화일링 기법으로 모델링하고, 여기서 얻은 통계적 프로화일을 바탕으로 벤치마크 트레이스를 합성하여 모의실험을 수행하였다. 그 결과, 제안하는 방식으로 다중 분기 예측을 이용하는 수퍼스칼라 프로세서에서도 비교적 높은 정확도를 얻을 수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권4호
• /
• pp.204-212
• /
• 2001

본 논문에서는 조합논리회로의 테스트 컴팩션을 위한 두 가지 효율적인 알고리즘을 제안한다. 제안된 알고리즘들은 각각 동적인 컴팩션 기법과 정적인 컴팩션 기법을 사용하고 있으며, 실험을 위해 기존의 ATPG시스템인 ATALANTA에 통합 구현하였다. ISCAS85와 ISCAS89(완전스캔 버전) 벤치마크 회로에 대한 실험에서 본 시스템은 기존에 발표된 다른 컴팩션 알고리즘에 비하여 보다 작은 테스트 집합을 보다 빠르게 생성하였으며, 실험 결과를 통하여 제안된 알고리즘들의 유효성을 입증할 수가 있었다.