• 한국통신학회논문지
• /
• 제25권1B호
• /
• pp.42-47
• /
• 2000

버스트 모드 패킷 트래픽 조건에서 스위칭 소광비를 최대화하는 전기 광학 광변조기의 바이어스 안정화를 위한 새로운 방법을 입증하였다. 광변조기의 오프 레벨 출력 전력을 샘플링하고 최소화함으로써 패킷 트래픽 밀도의 변화에 무관하게 높은 소광비를 갖는 광 게이트로서 동작한다

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.712-713
• /
• 2011

본 논문에서는 파이프라인 구조의 연산회로를 효율적으로 검증하기 위한 AMBA AXI Slave 하드웨어 구조를 제안하고, 설계 예로 파이프라인 곱셈기를 내장한 구조를 제시하였다. 제안한 AXI Slave 회로는 입출력 버퍼 블록 메모리, 제어용 레지스터, 파이프라인 구조 연산 회로, 파이프라인 제어회로, AXI 버스 슬레이브 인터페이스로 구성된다. 주요 동작 과정은 입력 버퍼 메모리와 외부 마스터 사이의 버스트 데이터 전송, 제어 레지스터에 동작 모드 설정, 입력 버퍼 메모리에 담긴 데이터에 대한 반복적인 파이프라인 연산회로 동작, 출력 버퍼 메모리에 담긴 출력 데이터와 외부 마스터 사이의 버스트 데이터 전송으로 나누어진다. 제안한 AXI slave 구조는 범용 인터페이스 구조를 갖고 있으므로 파이프라인 구조 구조의 연산회로를 내장한 AMBA AHB와 AXI slave에 응용이 가능하다.

• 대한전자공학회논문지TC
• /
• 제46권3호
• /
• pp.26-31
• /
• 2009

60 GHz 대역에서 multi-gigabit 전송률을 달성하기 위하여 제안된 ECMA 표준은 프리앰블과 데이터 부분으로 구성된 버스트 (burst)를 통하여 데이터 송수신을 수행하며 프리앰블과 데이터 부분에서는 동작 모드에 따라 다양한 변조 방식이 사용된다. 따라서 다양한 변조 방식을 지원할 수 있는 수신 알고리듬의 설계가 필수적이다. 본 논문에서는 ECMA 표준 중 DBPSK (Differential Binary Phase Shift Keying)와 DQPSK (Differential Quadrature Phase Shift Keying) 그리고 OOK (On-Off Keying) 변조 방식을 지원하는 multi-gigabit packet 송수신 시스템을 위한 수신 알고리듬을 설계하였다. 설계된 수신 알고리듬은 동일한 구조 및 동작 방식을 통하여 고려한 모든 변조 방식들을 지원할 수 있을 뿐만 아니라 하드웨어 구현 복잡도가 낮은 장점을 지닌다.

• 한국통신학회논문지
• /
• 제28권1B호
• /
• pp.18-26
• /
• 2003

광대역 액세스 망에서 합류, 분배 지점에서의 효율을 고려한 PON(Passive Optical Network)의 설계는 중요한 관심거리가 되고 있다. PON 구조는 매우 간단하지만, 가입자들에서 발생하는 상향 트래픽 제어를 위해서는 매체 접근 제어 프로토콜이 필요하다 본 논문에서는 여러 트래픽 글래스를 지원하는 ATM-PON을 사용하는 광대역 액세스 망을 위한 Request-Counter MAC 프로토콜을 제시한다. 제안된 매체 접근 제어 프로토콜을 위해 ITU-TG 983을 기반으로 하여 Grant Field 형식과 Minislot 형식, 그리고 대역 할당 알고리즘을 제시하였다 실험 결과 종래의 매체 접근 제어 프로토콜보다 더 나은 서비스 품질을 보장받을 수 있음을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제21권4호
• /
• pp.984-995
• /
• 1996

Data errors according to the various noises caused in the satellite communication links are corrected by the Viterbi decoding algorithm which has extreme error correcting capability. In this paper, we designed and implemented a convolutional encoder and Viterbi decoder ASIC which is used to encode the input data at the transmit side and correct the errors of the received data at the receive side for use in the VSAT communication system. And this chip may be used in any BPSK, QPSK, or OQPSK transmission system. The ambiguity resolver corrects PSK modem ambiguities by delaying, interting, and/or exchanging code symbol to restore their original sequence and polarity. In case of previous decoding system, ambiguity state(AS) of data is resolved by external control logic and extra redundancy data are needed to resolve AS. But, by adopting decoder proposed in this paper, As of data is resolved automatically by internal logic of decoder in case of continuous mode, and by external As line withoug extra redudancy data in burst mode case. So, decoding parts are simple in continuous mode and transmission efficiency is increased in bust mode. The features of this chip are full duplex operation with independent transmit and receive control and clocks, start/stop inputs for use in burst mode systems, loopback function to verify encoder and decoder, and internal or external control to resolve ambinguity state. For verification of the function and performance of a fabricated ASIC chip, we equiped this chip in the Central and Remote Earth Station of VSAT system, and did the performance test using the commerical INTELSAT VII under the real satellite link environmens. The results of test were demonstrated the superiority of performance.

• 전력전자학회논문지
• /
• 제14권6호
• /
• pp.504-513
• /
• 2009

본 논문에서는 조명용 LED 구동 장치를 위한 새로운 방식의 LED 구동 모듈화 방법을 제안한다. 제안된 LED 구동 회로는 플라이백 컨버터를 이용하여 교류 입력 전원의 핫 접지와 LED 구동부의 콜드 접지를 절연한다. LED 전류 제어를 용이하게 하기위해 플라이백 컨버터를 동특성이 뛰어난 불연속 모드로 동작시키고, KIA2431을 이용하여 귀환 루프 제어를 한 후, 그에 대한 특성을 파악한다. 제안된 LED 구동 모듈은 폭넓은 교류 전원 입력 범위와 PWM 제어 IC를 직접 제어하여 버스트 디밍을 구현하고 넓은 범위의 LED 밝기 조절이 가능하게 하였다. 본 논문에서는 제안된 LED 구동 모듈에 대한 동작 원리를 설명하고 LED 구동 모듈을 실제로 구현 및 적용하여 제안된 구동 모듈의 유용성을 입증하였다. 또한, 소형화와 모듈화 된 LED 구동 모듈을 병렬로 연결한 다 채널 LED 구동 장치를 제안하고 그 타당성을 검증하였다.

• 한국통신학회논문지
• /
• 제29권9A호
• /
• pp.991-997
• /
• 2004

본 논문은 HomePNA 2.0 모뎀 칩을 위한 모뎀 수신부의 구조를 제안한다. HomePNA 2.0 전송 채널은 브릿지 탭과 HAM 대역의 영향 등으로 매우 열악하다. 이러한 채널을 통해 전송을 가능하게 하기 위해 HomePNA 2.0 은 훈련신호를 사용하여 매 프레임 마다 채널을 등화하고 FD-QAM 전송 방식을 선택적으로 사용한다. 따라서 모뎀 수신부는 일반적 QAM 방식 신호의 북조 기능과 함께 이러한 전송 방식의 특정을 최대한 상려 모뎀 수신 성 능을 극대화 히는 구조가 필요하다 연구 결과 모뎀 수신부의 가능을 송수신 상태에 따라 정상 수신 모드와 충돌 감지 오드의 2 가지로 정의 하였다 본 논문은 특히, 모뎀 수신부를 구성하는 핵심 블록인 등화기와 위상 동기부, 프레임 동기부에 대해서 사용된 알고리즘을 밝혔으며, 버스트 방식 모뎀의 채널 등화 성능을 높이고 안정적으로 동작 시키기 위한 구조를 제얀 하였다 마지막으로 제안된 모뎀 수신부의 성능을 분석하기 위해서 SPW 모델을 사용하여 채널 별 전송 가능 속도를 예측 하였다.

• 한국통신학회논문지
• /
• 제31권8C호
• /
• pp.763-770
• /
• 2006

본 논문에서는 소실 복호 기능을 갖는 가변형 Reed-Solomon(RS) 복호기가 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 설계되었다. 복호기의 가변성은 원시 RS(255, 239, 8) 부호와는 다른 RS(124, 108, 8) 부호를 기반으로 단축과 펑처링을 통해 구현된다. 이렇게 하므로써 복호 시간을 단축시켰다. 복호기는 4단계 파이프라인 구조를 갖으며, 파이프라인의 각 단계는 서로 다른 클럭으로 동작할 수 있도록 설계하였다. 따라서 MEA 블록에 고속 클럭을 사용하므로써 복호기의 복잡도 및 복호 지연을 단축할 수 있으며, 버스트 및 연속 모드의 복호를 모두 지원한다. 설계된 복호기는 VHDL로 구현하고 FPGA에 합성하였으며, 3,717개의 로직 셀과 2,048 비트의 메모리가 사용되었다. 설계된 복호기는 최고 33MByte/sec의 데이터를 복호 할 수 있다.

• 한국통신학회논문지
• /
• 제38C권7호
• /
• pp.623-629
• /
• 2013

본 논문에서는 뇌파 전송 프로토콜 설계하고 이를 검증할 테스트 플랫폼 제작 결과를 소개한다. 건식 전극에서 검출된 뇌파는 인접한 ADC(analog-to-digital converter)를 거쳐 디지털 신호로 변환되고, 각 센서 노드에서 디지털 신호로 변환된 뇌파는 $I^2C$(inter-integrated circuit) 프로토콜을 통해서 DSP(digital signal processor) 플랫폼으로 전송된다. DSP 플랫폼에서는 뇌파 전처리 알고리즘 수행 및 뇌 특성 벡터 추출 등의 기능을 수행한다. 본 연구에서는 각 채널당 10비트 또는 12비트 ADC를 사용하여 최대 16채널의 데이터를 전송하기 위하여 $I^2C$ 프로토콜을 적용하였다. 실험결과 4바이트 데이터 버스트전송을 수행하면 통신오버헤드가 2.16배로 측정이 되어 10 비트 또는 12 비트 1 ksps ADC를 16채널로 사용시 총 데이터전송율이 각각 345.6 kbps, 414.72 kbps 로 확인되었다. 따라서 400 kbps 고속전송모드 $I^2C$를 사용할 경우 ADC 비트에 따라서 슬레이브와 마스터의 채널비가 각각 16:1, $(8:1){\times}2$ 로 되어야 한다.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.319-325
• /
• 2020

본 논문에서 모바일 기기에 적용하는 DCM DC-DC 벅 변환기를 설계하였다. 이 변환기는 안정된 동작을 위한 보상기, PWM 로직과 파워 스위치로 구성되어 있다. 작은 하드웨어 폼-팩터를 얻기 위하여 칩 외부에서 사용하는 소자의 갯수를 최소화하여야 하며 이는 효율적인 주파수 보상과 디지털 스타트-업 회로로 구현하였다. 매우 작은 부하 전류에서 효율의 감소를 막기 위하여 버스트-모드 동작도 구현하였다. DCM 벅 변환기는 0.18um BCDMOS 공정으로 제작되었다. 2.8~5V의 입력 전압 범위에 대하여 출력 전압 값은 외부 저항 소자를 사용하여 1.8V로 프로그램 되었다. 1MHz의 스위칭 주파수 및 100mA의 부하 전류에서 측정된 최대 효율은 92.6%이다.