Abstract
In this paper, we propose the architecture of modem receiver to fabricate HomePNA 2.0 chip. HomePNA suffers from inferior channel because of bridge tap, the effect of amateur HAM band and so on. To transfer data over such channel, HomePNA 2.0 uses training sequence to equalize channel and uses FD-QAM optionally as modulation method. So modem receiver demodulate QAM based signal and needs optimum architecture that fully uses these transmission feature. As a result of research, we define 2 mode function of modem receiver depending on TX/RX state. In this paper, particularly, we show the algorithm of equalizer, carrier phase recovery and frame synchromzationblock and propose architecture that improve the performance of channel equalization and is stable in operation. In the end, we estimate the performance of proposed HomePNA2.0 modem receiver over HomePNA TEST LOOP using SPW program.
본 논문은 HomePNA 2.0 모뎀 칩을 위한 모뎀 수신부의 구조를 제안한다. HomePNA 2.0 전송 채널은 브릿지 탭과 HAM 대역의 영향 등으로 매우 열악하다. 이러한 채널을 통해 전송을 가능하게 하기 위해 HomePNA 2.0 은 훈련신호를 사용하여 매 프레임 마다 채널을 등화하고 FD-QAM 전송 방식을 선택적으로 사용한다. 따라서 모뎀 수신부는 일반적 QAM 방식 신호의 북조 기능과 함께 이러한 전송 방식의 특정을 최대한 상려 모뎀 수신 성 능을 극대화 히는 구조가 필요하다 연구 결과 모뎀 수신부의 가능을 송수신 상태에 따라 정상 수신 모드와 충돌 감지 오드의 2 가지로 정의 하였다 본 논문은 특히, 모뎀 수신부를 구성하는 핵심 블록인 등화기와 위상 동기부, 프레임 동기부에 대해서 사용된 알고리즘을 밝혔으며, 버스트 방식 모뎀의 채널 등화 성능을 높이고 안정적으로 동작 시키기 위한 구조를 제얀 하였다 마지막으로 제안된 모뎀 수신부의 성능을 분석하기 위해서 SPW 모델을 사용하여 채널 별 전송 가능 속도를 예측 하였다.
