• Journal of Advanced Marine Engineering and Technology
• /
• 제28권4호
• /
• pp.624-631
• /
• 2004

The experimental study on heat transfer characteristics of protruding heated block array as conducted to investigate and to compare the performance of impinging single circular jet in fully developed tube with a twisted tape as a swirl generator. The effects of jet Reynolds number(Re=8700, 13800, 20000. 26500), dimensionless jet-to-block distance(H/d=1. 3, 5. 7) and swirl number(S=0.11, 0.23, 0.30) of the swirl jet on the average Nusselt number for each block and all blocks have been examined. Measurements of heat transfer rate on block surfaces were used naphthalene sublimation technique. Mean velocity and turbulence intensity of the jet along the axis were measured. Potential core length of the jet was 5 times of nozzle diameter because it was fully developed and initially turbulent. With the twisted tape in the nozzle, heat transfer coefficients were higher than those without the twisted tape. which are mainly caused with increasing the jet Reynolds number and swirl number.

• 한국전자파학회논문지
• /
• 제22권6호
• /
• pp.613-624
• /
• 2011

본 논문에서는 X-대역 능동 위상 배열 레이더 시스템용 MMIC 다기능 칩을 0.5 ${\mu}m$ p-HEMT 상용 공정을 이용하여 개발하였다. 설계된 다기능 칩에는 제어 신호 선로수를 최소화하기 위해 디지털 직병렬 변환기를 포함하고 있다. 다기능 칩은 6-비트 디지털 위상 천이 기능, 6-비트 디지털 감쇠 기능, 송/수신 모드 선택 기능, 신호 증폭 기능 등의 다양한 기능을 제공한다. 24 $mm^2$(6 mm${\times}$4 mm) 칩 크기의 비교적 소형으로 제작된 MMIC 다기능 칩은 8.5~10.5 GHz에서 24/15 dB의 송/수신 이득 특성과 21 dBm의 P1dB 특성을 보였다. 그리고 6-비트, 64 상태에 대해 위상 천이 특성과 감쇠 특성의 측정 결과, 동작 주파수에서 $7^{\circ}$의 RMS 위상 오차와 0.3 dB의 RMS 감쇠 오차를 보였다.

• 마이크로전자및패키징학회지
• /
• 제19권3호
• /
• pp.71-76
• /
• 2012

SnBi 저온솔더의 플립칩 공정을 이용한 스마트 의류용 칩 접속공정에 대해 연구하였다. 캐리어 필름에 형성한 Cu 리드프레임을 $130^{\circ}C$에서 직물에 열압착 시킴으로써 Cu 리드프레임이 전사된 직물 기판을 형성하였다. 칩 시편에 SnBi 페이스트를 도포하여 솔더범프를 형성한 후 직물 기판의 Cu 리드프레임에 배열하고 $180^{\circ}C$에서 60초 동안 유지시켜 플립칩 본딩하였다. SnBi 저온솔더를 사용하여 형성된 스마트 의류용 플립칩 접속부의 평균 접속저항은 $9m{\Omega}$이었다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.39-47
• /
• 1998

본 논문에서는 공유 버퍼 ATM 스위치를 위한 파이프라인 방식의 고속 메모리 구조를 제안하고 설계하였다. 제안된 메모리 구조는 빠른 동작 속도와 용량 가변성을 지원하여 공유 버퍼 ATM 스위치가 가지는 메모리 cycle time의 제한을 극복하였다. 본 메모리 구조가 지원하는 용량 가변성은 ATM 스위치에서의 교환 성능 가변성을 제공한다. 본 메모리 구조는 작은 메모리 bank들로 이루어진 2차원 배열 구조를 가진다. 메모리 용량은 부가적인 메모리 bank들을 추가하여 메모리 bank들의 배열 크기를 증가 시킴으로 인해 증가된다. 설계된 파이프라인 방식의 메모리는 4160 bit 메모리 bank를 16개 이용하여 4 × 4의 배열로 설계하였고 전체 용량은 65 Kbit이다. 레이아웃후 시뮬레이션을 통한 최대 동작 속도는 5 VV/sub dd/ 및 25℃에서 4ns이다. 설계된 메모리는 공유 가변 버퍼 ATM 스위치의 시험 설계된 칩에 내장되었다. 시험 설계된 칩은 0.6 ㎛ 2-metal 1-poly CMOS 공정 기술을 이용하여 설계하였다.

• 산업식품공학
• /
• 제14권1호
• /
• pp.49-53
• /
• 2010

표면 플라즈몬 공명을 이용한 센서는 굴절계 기기의 일종으로서 높은 감도를 가질 뿐만 아니라 비표지 방식이라는 장점을 가지고 있다. 본 연구에서는 재래식 SPR 칩을 이용하여 시판 술 4종의 알코올 함량을 측정하였다. 또한, 재래식 SPR 칩의 감도를 개선하기 위하여 금 박막 위에 금으로 나노형상을 구축하여 나노형상 SPR 칩을 제조하여 모형 술에 대한 감도 개선 효과를 분석하였다. 재래식 SPR 칩을 이용하여 시판 술의 알코올 함량을 측정하기 위한 검량선을 개발하였을 때 시료를 전처리 하지 않고 그대로 측정하였을 때 가장 좋은 검량선을 얻을 수 있었다. 소주, 청주, 이과두주, 탁주 등 시판 술 4종에 대한 1차 회귀식의 검량식에서 결정계수는 각각 0.992, 0.933, 0.918, 그리고 0.984로 나타났다. 한편, 재래식 SPR 칩의 감도를 개선하기 위해 나노형상 SPR 칩을 제조하기 위하여 Langmuir-Blodgett(LB) 방법을 활용하였다. 본 연구에서는 수십 nm 두께의 금 박막을 바닥층으로 하여 그 위에 나노 크기의 실리카 입자를 단분자 층으로 덮어 형틀을 제조하고 다시 그 위에 금을 증착한 후 실리카 입자를 제거하는 방법으로 나노형상을 갖는 SPR 칩을 제조하였다. 나노형상 SPR 칩의 성능을 평가하였을 때 20% 알코올 함량을 가지는 모형 술에 대해서 바닥층의 두께가 50 nm, 나노형상에서 골의 깊이가 20 nm, 나노형상의 배열주기가 300 nm일 때 SPR의 감도가 가장 좋아서 95%의 감도 향상을 얻을 수 있었다. SPR의 감도는 칩과 관련된 인자, 시료의 종류 및 상태에 따라 다르게 나타날 수 있으므로 측정 목적에 알맞은 칩의 설계와 선택이 요구된다.

• 한국생산제조학회지
• /
• 제20권5호
• /
• pp.559-563
• /
• 2011

Drop impact reliability assessment of solder joints on the flip chip is one of the critical issues for micro system packaging. Our previous researches have been showing that new solder ball compositions of Sn-3.0Ag-0.5Cu has better mechanical reliability than Sn-1.0Ag-0.5Cu. In this paper, dynamic reliability analysis using Finite Element Analysis (FEA) is carried out to assess the factors affecting flip chip in drop simulation. The design parameters are size and thickness of chip, and size, pitch and array of solder ball with composition of Sn1.0Ag0.5Cu. The board systems by JEDEC standard including 15 chips, solder balls and PCB are modeled with various design parameter combinations, and through these simulations, maximum yield stress and strain at each chip are shown at the solder balls. It is found that larger chip size, smaller chip array, smaller ball diameter, larger pitch, and larger chip thickness have bad effect on maximum yield stress and strain at solder ball of each chip.

• 전자공학회논문지SC
• /
• 제37권3호
• /
• pp.63-71
• /
• 2000

모든 물체에서 방출되는 적외선을 감지하여 영상신호로 만들어 주는 적외선 감지 칩은 보편적으로 적외선감지 소자와 신호 취득 회로가 각기 다른 칩으로 제작되어 하이브리드 본딩 기법을 통해 만들어 진다. 본 논문에서는 신호 취득 회로의 설계 과정과 시뮬레이션 결과를 보여 주며, 실제 제작 결과, 6V의 인가 전압에서 설계 사양에 만족하는 동작 특성을 보임을 확인하였다. 제작된 신호 취득 회로를 이용하여 적외선 감지칩을 제작하고 이를 자체 제작한 열영상 시스템에 장착하여 열영상을 구현해 보았다. 얻어진 열영상은 고온과 상온의 물체에 대해서 인식이 가능한 수준이었으며, 열영상 시스템의 잡음 특성을 좀 더 개선할 경우 더나은 열영상을 얻을 수 있으리라 기대한다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.53-61
• /
• 2002

본 논문은 비터비 복호(Decoding)를 DSP(Digital Signal Processor)에서 효율적이고 빠르게 구현 할 수 있는 명령어 집합 및 하드웨어 회로를 제안한다. 제안하는 하드웨어 구조는 기존의 DSP 칩에 비터비 복호 알고리즘의 연산 구조에 효율적인 명령어 및 이에 가장 적합한 연산 유닛의 배열과 데이터 패스 구조를 추가하여 비터비 복호뿐만 아니라 일반 신호 처리 알고리즘들을 구현 할 수 있다. 기존의 DSP 칩이 수십 Kbps 대의 전송률에서 비터비 복호를 수행하는 반면 본 구조는 100MHz 동작 주파수를 갖는 DSP 칩에서 6.25 Mbps의 전송률의 비터비 복호를 수행할 수 있어 전용 비터비 프로세서에 근접한 성능을 갖는다. 따라서 본 구조는 IMT-2000의 요구 전송률인 2Mbps 환경에서도 사용 가능하다.

• 대한전자공학회논문지SD
• /
• 제41권3호
• /
• pp.93-100
• /
• 2004

시스템 온 칩의 테스트 스케줄링은 제한된 전력 사용량 내에서 테스트 시간을 최소화하기 위한 방법들 가운데 하나로서 매우 중요하다. 본 논문에서는 테스트 자원들을 선택하여 그룹화하고 코어 기반 시스템 온 칩 전체 전력소비량을 고려하면서 테스트 시간과 전력소모량의 곱의 크기에 기초하여 이들을 배열하여 스케줄링 하는 휴리스틱 알고리듬을 제안한다. 전력소모량은 최대이면서 제한된 전력 소모량을 초과하지 않는 테스트 자원 그룹을 먼저 선택하고 테스트 자원 그룹 내 요소들의 테스트 시작 위치를 테스트 공간의 초기 위치에 배치하여 테스트 자원들의 낭비시간을 최소화한다. ITC02 벤치마크 회로를 사용한 실험을 통해 알고리듬의 유효성을 보인다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2004년도 춘계학술발표대회 논문집 제23권 1호
• /
• pp.361-366
• /
• 2004

보청기에서 마이크로폰을 여러 개 배치하여 소음 감소 효과를 가져 올 수 있다. 본 논문에서는 양측 귀에 각각 두개씩의 보청기용 마이크로폰을 배치했을 때의 효과를 경계 요소 기법에 의해 해석하였다. 두개의 마이크로폰을 배열하여 마이크로폰 두개 사이의 시간 지연에 의한 특별한 지향성 패턴을 만들게 되고, 이러한 지향성 패턴은 기하학적으로 소음 대 잡음의 비를 증가시킬 수 있다. 두 개의 마이크로폰 배열에 의한 3차원 지향성 패턴 해석에 경계요소기법이 응용되었으며, 이러한 수치 해석은 보청기 DSP칩의 시간 지연 파라미터 계산에 이용될 수 있다. 두 개 마이크로폰사이의 간격은 10mm로 고정시키고, 머리의 전 방향에 폭이 좁은 지향패턴이 생기도록 두 개 마이크로폰의 사이 시간 지연을 바꾸어 주었다. 시간 지연의 변화를 입력 주파수에 따라 관찰하였다.