• Proceedings of the KIEE Conference
• /
• 2006.07c
• /
• pp.1609-1610
• /
• 2006

이 논문은 인위적으로 전자파를 발생시켜 이 전자파에 의한 반도체 소자의 피해 효과를 조사한 것이다. 동작주파수가 2.45 GHz인 마그네트론으로부터 발생되는 전자파는 끝단이 개방되어있는 도파관을 통해 자유공간으로 전파되고, 도파관 끝단으로부터 $30\;cm\;{\sim}\;50\;cm$인 지점에 반도체 소자들을 위치시켜 동작상태를 확인하였다. 시험에 사용된 피시험체인 반도채 소자로는 TTL과 CMOS 기반기술의 반도체를 사용하였고, LED 구동회로를 구성하여 LED의 점등 여부로 오동작 및 파괴 여부를 육안 식별하였다. 또한 시험 전후의 반도체 소자 표면을 제거 후 칩 상태를 SEM 분석하였다. 시험 결과 도파관 끝단으로부터 50 cm, 40 cm 떨어진 지점에 반도체 소자를 위치시키고 도파관 끝단에서 발생되는 전자파에 의한 반도체 소자의 피해는 전혀 없었다. 그러나 30 cm 떨어진 지점에서 오동작 및 파괴가 일어났다. 오동작 및 파괴가 일어난 시료의 칩 상태를 SEM 분석한 결과 칩 내부의 onchipwire의 용융으로 인한 파괴와 bondingwire의 완전파괴를 확인할 수 있었다. 위의 시험 결과는 인위적인 전자파 환경에서 반도체 소자의 결합 기구를 해석하는 기초 자료로 활용되며, 전자 장비들의 전자파 장해에 대한 이해에 도움이 되는 자료로 활용될 수 있을 것이다.

• Journal of IKEEE
• /
• v.27 no.1
• /
• pp.65-70
• /
• 2023

More than 10,000 Carbon NanoTube Field Effect Transistors (CNTFETs), which have advantages such as high carrier mobility, large saturation velocity, low intrinsic capacitance, flexibility, and transparency, have been successfully integrated into one semiconductor chip using conventional semiconductor design procedures and manufacturing processes. Three-dimensional multilayer structure of the CNTFET semiconductor chip and various CNTFET manufacturing process research increase the possibility of making the hybrid MOSFET-CNTFET semiconductor chip which combines conventional MOSFETs and CNTFETs together in a semiconductor chip. This paper discusses a methodology to design 6T binary SRAM using hybrid MOSFET-CNTFET. By utilizing the existing MOSFET SRAM or CNTFET SRAM design method, we will introduce a method of designing a hybrid MOSFET-CNTFET SRAM and compare its performance with the conventional MOSFET SRAM and CNTFET SRAM.

• 발명특허
• /
• v.13 no.11 s.153
• /
• pp.48-51
• /
• 1988

• 발명특허
• /
• v.13 no.10 s.152
• /
• pp.56-59
• /
• 1988

• 발명특허
• /
• v.13 no.12 s.154
• /
• pp.50-53
• /
• 1988

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.108.1-108.1
• /
• 2014

제품의 고성능 사양을 위해 초미소 크기(Nano Size)의 구조를 갖는 제품들이 일상에서 자주 등장한다. 대표 제품은 주변에서 쉽게 접할 수 있는 전자제품의 반도체 칩이다. 반도체 칩 소자 구조는 크기를 줄이는 것 외에도 적층을 통해 소자의 집적도를 높이는 방향으로 진화를 하고 있다. 복잡한 구조로 인해 발생되는 여러 반도체 결함 중에 TSV 결함은 현재 진화하는 반도체 칩의 구조를 대변하는 대표 결함이다. 이 결함을 효율적으로 검출하고 다루기 위해서는 초미소 크기(Nano Size)의 결함을 비파괴적인 방법으로 가시화하고 분석하는 장비가 필요하다. X-ray 시스템은 이러한 요구를 해결하는 훌룡한 한 방법이다. 이 논문에서는 X-ray 시스템의 구성 및 위의 TSV 결함을 검출하고 분석하기 위한 시스템의 특징에 대해 설명을 한다. X-ray 시스템은 크게 X선을 발생시키는 X선튜브와 대상 물체를 투과한 X선을 영상화하는 디텍터, 대상물체의 영상화를 위해 물체를 적절하게 구동시키는 이동장치로 구성되어 있다. 초미소크기(Nano Size)의 결함 검출을 위해서는 X선 튜브, 디텍터, 이동장치에 요구되는 사양의 복잡도, 정밀도는 이러한 시스템의 개발을 어렵게 만든다. 이 논문에서는 이러한 시스템을 개발 시에 시스템 핵심 요소의 특징을 분석한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.11a
• /
• pp.223-226
• /
• 2011

반도체 공정에서 부품의 결함을 찾는 것은 완제품의 품질 개선을 위해 중요하다. 현재까지 많은 비전 알고리즘들이 부품의 결함을 찾기 위해 적용되고 있다. 그러나 이런 알고리즘 대부분은 2D 방식의 검사 방식에 머물고 있다. 그러나 이런 2D방식의 검사 방법은 반도체 칩의 Lead나 Pad 그리고 Solder Joint와 같이 3D 정보에 의해 불량 유무를 판결해야 하는 곳에 적용하기 어렵다. 이에 본 논문에서는 PMP(Phase Measuring Profilometry)방법에 의해 반도체 칩의 Lead부분을 검사하기 위한 시스템 구성과 방법을 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.733-735
• /
• 2002

반도체 CAD기술과 제조기술의 발전으로 인하여 반도체 집적도가 2001년 2002년 각각 0.35, 0.25마이크론 등으로 급속도로 증가하게 되었으며 이러한 집적토의 향상은 기대치 이상의 시스템 성능 향상을 이룩할 수가 있었다. 그러나 피할 수 없는 제조 공정의 변화와 불완전성으로 인하여 칩 크기에 제한이 따르게 되며 그 이상의 크기에서는 상용화가 불가능할 정도로 수율(Yield)이 현저하게 감소하게 된다. 기존의 대부분 연구가 반도체의 생산 공정의 관점에서 준비되어 활용되는 통계 자료에 근거한 경험의 축적이었다. 그런 연유로, 단지 반도체 생산 부분의 자료에만 치중하다보니 실지 반도체 수율에 가장 큰 영향의 요소인 랜덤 디펙트(random defect) 수율을 고려하지 못하는 치명적인 결점이 있다. 본 연구는 반도체 수율 분석과 수율을 증진시키기 위하여 설계된 도면 중 레이아웃에 해당하는 도면을 입력으로 하여, 반도체 생산 설비 즉 공정의 상태나 변수를 모델링하여 이를 수율 예측을 위한 기분 자료로 사용한다. 즉, 설계 단계에서 수율을 예측함으로써 과거 64M DRAM의 초기 단계에서의 수율과 같은 문제점을 해결할 수 있는 방안을 제시할 뿐 아니라, 비 메모리 칩의 수율을 설계단계에서 제공하는 역할을 한다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.134-135
• /
• 2015

실리콘 반도체 칩 가공기술의 미세화는 40년에 걸쳐 전자기기 진보에 큰 공헌을 할 수 있었다. 절반간격(Half Pitch)이라는 최소 패턴크기로 좁아지고 있다. 회로패턴을 평면적으로뿐만 아니라 집적도를 올리는 3차원 실장기술이 중요시 되었다. 종래칩 표면에만 존재했던 접속용 전극을 표면과 뒷면에 붙여 칩을 관통하는 미세실리콘 관통전극(TSV; Through Silicon Via)제조기술로써 TSV는 한계의 반도체기술을 극복하여 한층 더 크게 발전할 가능성을 비추고 있다.

• 전기의세계
• /
• v.33 no.9
• /
• pp.532-539
• /
• 1984

반도체 기술의 발전은 경이적인 발명이라고 할 수 있는 마이크로컴퓨터를 탄생시켰고 계속된 발달은 소자의 집적밀도를 더욱 더 높여 단일칩 마이크로컴퓨터까지도 저렴한 가격으로 공급 가능하게 하고 있다는 점은 너무나도 잘 아는 사실이다. 본문에서는 단일칩 마이크로컴퓨터들의 일반적인 구성과 특징을 분석, 소개하여 이들을 원활히 활용하는데 다소나마 도움이 되고자 한다.