• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.286-286
• /
• 2010

최근에 환경 오염과 화석 에너지의 고갈 문제를 해결하기 위하여 태양광을 전기 에너지로 변환하는 태양전지 연구에서 가장 이슈가 되는 부분은 저가격화와 고효율이다. 상용화 되어 있는 대부분의 태양전지는 단결정 실리콘 웨이퍼와 다결정 실리콘 웨이퍼를 사용한다. 실리콘 웨이퍼의 원자재 가격을 낮추는 방법에는 한계가 있기 때문에 태양전지 제작 공정에서 공정 단가를 낮추는 방법이 많이 연구되고 있고, 실리콘 웨이퍼가 가지는 재료의 특성상 화합물을 이용한 태양전지 보다 낮은 효율을 가질 수밖에 없기 때문에 반도체 소자 공정을 응용하여 실리콘 웨이퍼 기판에서 고효율을 얻는 방법으로 연구가 진행 되고 있다. 본 연구에서는 마이크로 블라스터를 이용하여 태양전지 cell 상부에 AG(anti-glare)를 가지는 유리 기판을 형성하여 낮은 단가로 태양전지 cell의 효율을 향상시키기 위한 연구를 진행 하였다. 태양전지 cell 상부에 AG를 가지는 유리 기판을 형성하게 되면 태양의 위도가 낮아 표면에서 대부분 반사되는 태양광을 태양전지 cell에서 광기전력효과가 일어나게 하여 효율을 향상시킨다. 이때 사용한 micro blaster 공정은 고속의 입자가 재료를 타격할 때 입자의 아래에는 고압축응력이 발생하게 되고, 이 고압 축응력에 의하여 소성변형과 탄성변형이 발생된다. 이러한 변형이 발전되어 재료의 파괴 초기값보다 크게 되면 크랙이 발생되고, 점점 더 발전하게 되면 재료의 제거가 일어나는 단계로 이루어지는 기계적 건식 식각 공정 기술이라 할 수 있다. 먼저 유리 기판에 마이크로 블라스터 장비를 이용하여 AG를 형성한다. AG는 $Al_2O_3$ 파우더의 입자 크기, 분사 압력, 노즐과 기판과의 간격, 반복 횟수, 노즐 이동 속도 등의 공정 조건에 따른 유리 기판 표면에서의 광학적 특성 및 구조적 특성에 관하여 분석하였다. 일반적인 태양전지 cell 제작 공정에 따라 cell을 제작 한후 AG 유리 기판을 상부에 형성시키고 솔라시뮬레이터를 이용하여 효율을 측정하였다. 이때 솔라시뮬레이터의 광원이 고정되어 있기 때문에 태양전지 cell에 기울기를 주어 태양의 위도 변화에 대해 간접적으로 측정하였다. AG 유리 기판이 태양전지 cell 상부에 형성 되었을 때와 없을 때를 각각 비교하여 AG 유리 기판이 형성된 태양전지 cell에서의 효율 향상을 확인하였다.

• Journal of the Korean Vacuum Society
• /
• v.22 no.4
• /
• pp.175-180
• /
• 2013

We developed the contamination prevention module of an optical window for an In-Situ Particle Monitor (ISPM) system. the core part of the module is the generator of an ultrasonic wave and the module is to remove particles stuck to the window by the transfer of the wave force to the window surface. In order to enhance transfer efficiency of the waves the frequency of the ultrasonic wave was optimized and a low impedance material (plexiglass) and a soft sealing material (Si rubber) were used. The ISPM with the developed module was installed at the exhaust line of a BPSG CVD equipment and the effect of the module was verified.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.230-230
• /
• 2013

플라즈마를 활용한 미세 패턴의 건식 식각은 반도체 소자 공정에 있어서 가장 중요한 기술 중 하나이다. 한편, 매년 발행되는 ITRS Roadmap 에 따르면 DRAM 의 1/2 pitch 는 감소하는 동시에 Contact A/R (Aspect Ratio) 는 증가하고 있다. 이러한 추세 속에서 기존의 공정을 그대로 활용할 경우 식각물의 프로파일 왜곡 혹은 휨 현상이 발생하고 식각 속도가 저하되며 이러한 특성들이 결과적으로는 생산성의 저하로 이어질 수 있다. 이러한 현상을 최소화하기 위해서는 무엇보다 독립된 plasma parameter 들이 식각물의 프로파일 혹은 식각 속도 등에 어떠한 영향을 주는 지에 대한 학문적 이해가 필요하다. 본 논문에서는 최소 CD (Critical Dimenstion) 100nm, 최대 A/R 30 인 HARC (High Aspect Ration Contact hole) 의 식각 특성이 plasma parameter 에 따라 어떻게 변하는지 확인해 보고자 한다. 산화물의 식각은 대표적인 high density plasma source 중의 하나인 ICP에서 진행하였으며 기존에 알려진 plasma parameter 에 더하여 자장의 인가가 산화물의 식각 특성에 어떠한 영향을 주는지 살펴보고자 전자석을 ICP 에 추가로 설치하여 실험을 진행하였다. 결과적으로, plasma parameter 에 따른 혹은 자장의 세기 변화에 따른 산화물의 식각 실험을 플라즈마 진단 실험과 병행하여 진행함으로써 다양한 인자에 따른 산화물의 식각 메커니즘을 정확하게 이해하고자 하였다. 실험 내용을 요약하면 다음과 같다. 먼저, 전자석의 전류 인가 조건에 따라 축 방향 혹은 반경 방향으로의 자장의 분포가 달라질 수 있음을 확인하였고 플라즈마 진단 결과 축 방향 혹은 반경 방향으로의 자장이 증가하였을 때 고밀도의 플라즈마가 형성될 수 있음은 물론 반경 방향으로의 플라즈마 밀도의 균일도가 향상됨을 확인할 수 있었다. 또한 ICP 조건에서 바이어스 주파수, 압력, 바이어스 파워, 소스 파워, 가스 유량 등의 plasma parameter 가 산화물의 식각 특성에 미치는 영향 및 메커니즘을 규명하였고 이 과정을 통해 최적화된 프로파일을 바탕으로 축 방향 혹은 반경 방향으로 증가하는 자장을 인가하였을 때 (M-ICP 혹은 자화 유도 결합 플라즈마) ICP 대비 산화물의 식각 속도가 증가함은 물론 PR-to-oxide 의 선택비가 개선될 수 있음을 확인할 수 있었다. 자장의 인가에 따른 산화물의 정확한 식각 메커니즘은 향후의 실험 진행을 통해 이해하고 이를 통해 궁극적으로는 산화물의 식각 공정이 나아가야 할 올바른 방향을 제시하고자 한다.

• Applied Chemistry for Engineering
• /
• v.16 no.6
• /
• pp.853-856
• /
• 2005

Inductively coupled plasma reactive ion etching of magnetic tunnel junction (MTJ) stack, which is one of the key elements in magnetic random access memory, was studied. The MTJ stacks were patterned in nanometer size by electron(e)-beam lithography, and TiN thin films were employed as a hard mask. The etch process of TiN hard mask was examined using Ar, $Cl_2/Ar$, and $SF_6/Ar$. The TiN hard mask patterned by e-beam lithography was first etched and then the etching of MTJ stack was performed. The MTJ stacks were etched using Ar, $Cl_2/Ar$, and $BCl_3/Ar$ gases by varying gas concentration and pressure.

• Proceedings of the KIPE Conference
• /
• 2016.11a
• /
• pp.9-10
• /
• 2016

최근 급속한 산업 발달로 인하여 기존의 수 MW급 대용량 인버터가 산업용 팬, 컴프레서, 고속 철도 시스템 등 여러 분야에 사용되면서 이와 관련된 대용량 인버터 연구가 활발히 진행 중이다. 이런 대용량 인버터는 고효율과 직병렬의 구성된 전력용반도체 소자를 동시다발적으로 제어되어야하기 때문에 멀티레벨 인버터의 구조가 가장 적합하다. Cascaded H-bridge 멀티레벨 인버터는 커패시터와 다이오드를 사용하지 않고 스위치만으로 구성하며, 필터를 따로 구성하지 않아도 정현파와 유사하게 전압을 출력할 수 있다. 이로 인해 고주파 감소 및 각 셀을 직렬로 연결하여 입력전압보다 높은 출력전압을 얻을 수 있다. 또한, 스위칭 방법에 따라 동일한 Cascaded H-bridge 멀티레벨인버터 토폴로지에서도 각 THD와 온도에 따른 손실이 달라질 수 있다. Cascaded H-bridge 멀티레벨 인버터에서 이용하는 스위칭 방식은 첫 번째로 유니폴라 방식을 기본으로 한 Phase-shift가 있다. 이는 180도 위상차를 갖는 2개의 레퍼런스 파형과 위상천이가 된 캐리어 파형의 비교로 PWM (Pulse Width Modulation) 을 수행한다. 두 번째 방식으로는 Level-shift가 있다. 이는 캐리어 파형을 IPD (In-Phase Disposition) 방식으로 수직적으로 대역폭이 연속적이게 나열하여 레퍼런스 파형과 비교하는 PWM방식이다. 본 논문에서는 Phase-shift와 Level-shift 방식에 따른 Cascaded H-bridge 인버터와 NPC (Neutral Point Clamped) 인버터를 결합한 토폴로지에서의 온도에 따른 손실을 분석하고, 시뮬레이션을 통하여 비교 분석하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.07b
• /
• pp.697-700
• /
• 2004

The SBT$(Sr_{0.8}Bi_{2.4}Ta_2O_9)$ thin films for semiconductor device were deposited on Pt-coated $Pt/TiO_2/SiO_2Si$ wafer by RF magnetron sputtering method at $400[^{\circ}C]$ and annealed at the temperature range from $600[^{\circ}C]$ to $850[^{\circ}C]$. The top electrodes(Pt) were deposited on SBT thin film by DC sputtering method. The crystallinity of SBT thin films were increased with increase of annealing temperature in the temperature range of $600[{\circ}C]\sim850[^{\circ}C]$. The annealing temperature properties were to be most excellent in the case of annealed SBT thin film at $750^{\circ}C]$. And, the maximum remanent polarization$(2P_r)$ and the coercive electric field$(E_c)$ at annealing temperature of $750[^{\circ}C]$ obtained about $11.60[{\mu}C/cm^2]$ and 48[kV/cm], respectively. Specially, it was seen that fatigue properties does not change in $10^{10}$ switching cycle.

• Journal of IKEEE
• /
• v.25 no.3
• /
• pp.473-478
• /
• 2021

Although CNTFETs have attracted great attention due to their ability to increase semiconductor device performance by about 13 times, the commercialization of CNTFETs has been challenging because of the immature deposition process of CNTs. To overcome these difficulties, circuit design method considering the known limitations of the CNTFET manufacturing process is receiving increasing attention. SRAM is a major element constituting microprocessor and is regularly and repeatedly positioned in the cache memory; so, it has the advantage that CNTs can be more easily and densely deposited in SRAM than other circuit blocks. In order to take these advantages, this paper presents a circuit design method for SRAM cells considering CNT density and then evaluates its performance improvement using HSPICE simulation. As a result of simulation, it is found that when CNTFET is applied to SRAM, the gate width can be reduced by about 1.7 times and the read speed also can be improved by about 2 times when the CNT density was increased in the same gate width.

• Journal of Convergence for Information Technology
• /
• v.9 no.3
• /
• pp.75-81
• /
• 2019

In this work, we investigated a low temperature polycrystalline silicon (LTPS) thin film transistors fabrication process on polymer layers. Dehydrogenation and activation processes were performed by a furnace annealing at a temperature of $430^{\circ}C$ for 2 hr. The crystallization of amorphous silicon films was formed by excimer laser annealing (ELA) method. The p-type device performance, fabricated by polycrystalline silicon (poly-Si) films, shows a very good performance with field effect mobility of $77cm^2/V{\cdot}s$ and on/off ratio current ratio > $10^7$. We believe that the poly-Si formed by a LTPS process may be well suited for fabrication of poly-Si TFTs for bendable panel displays such as AMOLED that require circuit integration.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.29 no.12
• /
• pp.924-934
• /
• 2018

This paper describes the development and measurement results of C-band planar active phase array antenna for detecting and tracking radar(weapon-locating radar). The antenna is designed with 14 sub-arrays(12 main channels and 2 sidelobe blanking channels and approximately 3,000 elements of transmit-receive channel) to generate transmit and digital receive patterns. Using a near-field measurements facility, G/N, transmit patterns, and received patterns are measured. Receive patterns are implemented with digital beamforming by signal processing. The measurement results demonstrate that antenna design specifications were fulfilled.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.28 no.6
• /
• pp.263-270
• /
• 2018

Recently, porous ceramic materials with anti-static performance are urgently needed for semiconductor and OLED/LCD display manufacturing industry. In this work, we fabricated porous titanium manganese oxide ceramics having the surface resistivity of $10^8-10^{10}$ ohm and enhanced mechanical strength by partial sintering method using nanosized titanium oxide. By addition of nano-sized titanium oxide in the matrix, neck formation between grains was strengthened, which remarkably increased flexural strength up to 170 MPa (@porosity: 15 %), 110 MPa (@porosity: 31 %), compared to 80 MPa (@porosity: 26 %) for pristine titanium manganese oxide ceramics. We evaluated the performances of our ceramics as air-floating module for OLED flexible display manufacturing devices.