• 제목/요약/키워드: 반도체

검색결과 8,041건 처리시간 0.035초

제품-기술로드맵 개발을 강화하기 위한 예측모델링에 관한 실증 연구 (An Empirical Study on Predictive Modeling to enhance the Product-Technical Roadmap)

  • 박기곤;김영준
    • 기술혁신연구
    • /
    • 제29권4호
    • /
    • pp.1-30
    • /
    • 2021
  • 최근 시스템 반도체 발전으로 인하여 자동차 산업의 전장(電裝)에 대한 기술혁신이 빠르게 진행되고 있다. 특히, 자동차의 전장화는 자동차 부품업체들의 기술개발 경쟁을 가속화시키고 있으며, 개발 주기 또한 빠르게 변화하고 있다. 이러한 변화로 인하여 연구개발에 대한 전략과 기획의 중요성은 더욱 강화되고 있다. 자동차 산업의 패러다임 변화로 인하여, 연구개발 전략 중의 하나인 제품-기술로드맵(P/TRM)은 기획 단계에서 기술예측, 기업의 기술수준평가, 기술획득방법(Make/Collaborate/Buy) 등의 분석을 통하여 개발이 이루어져야 한다. 제품-기술로드맵은 제품과 기술의 고객 니즈를 파악하고 기술의 선정, 개발방향을 설정하는 툴(Tool)로써, 미래의 발전방향 추세를 예측하고 매크로(Macro) 트랜드의 전략적 방향성과 목표를 설정하는데 사용된다. 하지만, 대부분의 기업에서는 해당 기술의 논문이나 특허 분석, 전문가 델파이에 주로 의존하는 정성적인 방법을 통하여 제품-기술로드맵을 개발하고 있다. 본 연구는 가트너의 하이프 사이클과 누적이동평균 기반 데이터 전처리, 딥러닝(LSTM) 시계열 분석 기법을 융합하여 자동차 산업 중심으로 제품-기술로드맵을 보완하고 강화시킬 수 있는 시뮬레이션을 통하여 실증 연구를 진행하였다. 본 논문에서 제시한 실증 연구는 자동차 산업 뿐만 아니라, 범용적으로 타제조업 분야에서도 사용 가능할 수 있다. 또한, 기업적인 측면에서는 그동안 정성적인 방법에 의존하던 로드맵 작성 방법에서 탈피하여 좀 더 정확한 제품-기술로드맵을 통하여 적기에 시장에 제품을 제공함으로써 선도업체로 나아가기 위한 밑거름이 될 것이라고 사료된다.

저사양 임베디드 시스템에서의 실시간 응답이 가능한 터치 기능 연구 (Research on Touch Function capable of Real-time Response in Low-end Embedded System)

  • 이용민;한창호
    • 한국산학기술학회논문지
    • /
    • 제22권4호
    • /
    • pp.37-41
    • /
    • 2021
  • 본 논문은 낮은 사양의 임베디드 시스템에서 터치 입력시에 실시간 응답특성을 나타내기 위해 보간법을 이용한 알고리즘을 도입하여 실시간 응답 처리가 가능한 터치 스크린을 구현하는 연구에 관한 것이다. 본 실험에서는 2점 데이터에서 1차 다항식을 도출하여 임의 데이터를 추정하는 선형 보간 알고리즘과 3점 데이터에서 2차 다항식을 도출하여 임의 데이터를 추정하는 라그랑지 (Lagrange) 보간 알고리즘이 적용되었다. 실험결과로써, 라그랑지 보간법이 선형보간법보다 수식이 복잡하여 처리속도가 느려서 글씨도 매끄럽지 못함을 알게 되었다. 선형 보간법을 사용시 화면에 표시되는 속도가 라그랑지 보간법 사용시보다 2.4배 빠름을 확인하였다. 실시간 응답특성을 위해서는 알고리즘 자체의 우수성보다는 실행파일 크기가 더 작은 알고리즘이 더 유리하다는 점을 확인하였다. 결론적으로, 저사양 임베디드 시스템에서 실시간 응답특성을 확보하기 위해서는 상대적으로 간단한 선형보간법 알고리즘 채용이 라그랑지 보간법을 사용하는 것보다 더 우수한 실시간 응답특성의 터치동작을 수행함을 확인하였다.

PMIC용 Zero Layer FTP Memory IP 설계 (Design of Zero-Layer FTP Memory IP)

  • 하윤규;김홍주;하판봉;김영희
    • 한국정보전자통신기술학회논문지
    • /
    • 제11권6호
    • /
    • pp.742-750
    • /
    • 2018
  • 본 논문에서는 $0.13{\mu}m$ BCD 공정 기반에서 5V MOS 소자만 사용하여 zero layer FTP 셀이 가능하도록 하기 위해 tunnel oxide 두께를 기존의 $82{\AA}$에서 5V MOS 소자의 gate oxide 두께인 $125{\AA}$을 그대로 사용하였고, 기존의 DNW은 BCD 공정에서 default로 사용하는 HDNW layer를 사용하였다. 그래서 제안된 zero layer FTP 셀은 tunnel oxide와 DNW 마스크의 추가가 필요 없도록 하였다. 그리고 메모리 IP 설계 관점에서는 designer memory 영역과 user memory 영역으로 나누는 dual memory 구조 대신 PMIC 칩의 아날로그 회로의 트리밍에만 사용하는 single memory 구조를 사용하였다. 또한 BGR(Bandgap Reference Voltage) 발생회로의 start-up 회로는 1.8V~5.5V의 전압 영역에서 동작하도록 설계하였다. 한편 64비트 FTP 메모리 IP가 power-on 되면 internal reset 신호에 의해 initial read data를 00H를 유지하도록 설계하였다. $0.13{\mu}m$ Magnachip 반도체 BCD 공정을 이용하여 설계된 64비트 FTP IP의 레이아웃 사이즈는 $485.21{\mu}m{\times}440.665{\mu}m$($=0.214mm^2$)이다.

유연 반도체 패키지 접속을 위한 폴리머 탄성범프 범핑 공정 개발 및 범프 변형 거동 분석 (Development of Polymer Elastic Bump Formation Process and Bump Deformation Behavior Analysis for Flexible Semiconductor Package Assembly)

  • 이재학;송준엽;김승만;김용진;박아영
    • 마이크로전자및패키징학회지
    • /
    • 제26권2호
    • /
    • pp.31-43
    • /
    • 2019
  • 본 연구에서는 유연한 접속부를 갖는 유연전자 패키지 플립칩 접속을 위해 폴리머 탄성범프를 제작하였으며, 범프의 온도 및 하중에 따른 폴리머 탄성 범프의 점탄성 및 점소성 거동을 해석 및 실험적으로 분석하고 비교 평가하였다. 폴리머 탄성 범프는 하중에 의한 변형이 용이하여 범프 높이 평탄도 오차의 보정이 용이할 뿐만 아니라 소자가 형성된 칩에 가해지는 응력 집중이 감소하는 것을 확인하였다. 폴리머 탄성 범프의 과도한 변형에 따른 Au Metal Cap Crack 현상을 보완하여 $200{\mu}m$ 직경의 Spiral Cap Type, Spoke Cap type 폴리머 탄성 범프 형성 기술을 개발하였다. 제안된 Spoke Cap, Spiral Cap 폴리머 탄성 범프는 폴리머 범프 전체를 금속 배선이 덮고 있는 Metal Cap 범프에 비해 범프 변형에 의한 응력 발생이 적음을 확인할 수 있으며 이는 폴리머 범프 위의 금속 배선이 부분적으로 패터닝되어 있어 쉽게 변형될 수 있는 구조이므로 응력이 완화되는데 기인하는 것으로 판단된다. Spoke cap type 범프는 패드 접촉부와 전기적 접속을 하는 금속 배선 면적이 Spiral Cap type 범프에 비해 넓어 접촉 저항을 유지하면서 동시에 금속 배선에 응력 집중이 가장 낮은 결과를 확인하였다.

PMP 형상 측정법의 열 변위 보정에 관한 연구 (A Study on the Compensation of Thermal Errors for Phase Measuring Profilometry)

  • 김기승;박윤창
    • 한국산학기술학회논문지
    • /
    • 제20권6호
    • /
    • pp.598-603
    • /
    • 2019
  • 삼차원 형상 측정 기술은 다양한 산업에서 활용하고 있는 기술이다. 그 중, 광 삼각법에 기초한 광학식 삼차원 형상 측정 기술들은 매일 공장에서 오랜 시간 동안 대량의 삼차원 형상 측정을 하고, 미세한 측정 또한 요구되는 반도체 생산품 검사 분야에서 주로 사용된다. 이러한 광 삼각법 기반의 삼차원 측정 장비들의 구성 요소인 광원과 구동 회로는 장시간 작동하게 되면 발열이 나타나게 되고 장시간 작동하며 주변의 온도가 일정하지 않은 상황에 노출되기도 하여 온도로 인한 측정 오차가 발생하게 된다. 본 논문에서는 장시간 반복해서 사용하는 PMP(Phase Measuring Profilometry) 형상 측정법에서의 열 변위 보정에 관한 방법을 제안하였다. PMP 형상 측정법 기반의 삼차원 형상 측정 장치를 구현하여 10시간에 걸쳐 물체의 높이와 주변 온도를 측정하는 실험을 진행하였고, 측정된 온도와 높이 값을 이용하여 단순 선형 회귀 분석을 하여 회귀직선을 얻었다. 이 회귀직선을 이용하여 온도에 따른 높이 측정값의 오차를 보정하게 되면 정상적인 측정값에서의 오차 값이 139.88 um(Micrometer) 에서 13.12 um로 보정되는 것을 확인하였다.

비정질구조의 ZTO 박막에서 커패시턴스와 이동도 분석 (Analysis of Capacitance and Mobility of ZTO with Amorphous Structure)

  • 오데레사
    • 한국산학기술학회논문지
    • /
    • 제20권6호
    • /
    • pp.14-18
    • /
    • 2019
  • 반도체의 전도성은 주로 케리어에 의해서 결정된다. 전도성이 높아지려면 케리어의 수가 많고 에너지 내의 트랩 준위를 만들어서 케리어들이 낮은 에너지로도 금지대역을 넘어설수 있도록 하는 도핑기법을 주로 사용한다. 케리어들은 결정질 결합구조를 갖으며, 계면불일치에 의하여 전도성이 떨어지는 경향도 있지만 대체적으로 고농도 도핑은 이동도를 높이는 대표적인 방법에 속한다. 하지만 비정질 결합구조에서도 전도성이 높아지는 현상이 나타나며, 본 연구에서는 트래핑현상과는 다른 터널링 현상에 의한 공간전하제한 전류가 흐르면서 전도성이 향상되고 이동도가 높아지는 현상에 대하여 관찰하였다. 비정질구조에서는 케리어수가 낮고 저항이 높아지며, 커패시턴스의 on/off 특성이 향상되면서 이동도가 높아지는 것을 확인하였다. ZTO 박막은 150도에서 열처리한 경우 커패시턴스의 on/off 특성이 향상되었으며, 충전과 방전하는 실험에서는, 충전과 방전되는 형상에 있어서 시간차이가 있었으며, n형과 p형의 구분이 없었으며, 공핍층과 같은 비정질 결합구조를 보여주었다. 비정질 결합구조는 전위장벽으로 볼 수 있으며, 전위장벽은 공간전하제한전류가 흐르게 되는 원천이기도 하며, 터널링현상에 의한 전도현상이 나타나는 원인이 된다. 따라서 비정질구조에서 이동도가 증가하는 현상이 나타났으며, 케리어가 희박함에도 불구하고 전도성이 증가하는 것을 확인하였다.

열경화성 폴리이미드를 이용한 빗살전극형 정전용량형 습도센서 (The Interdigitated-Type Capacitive Humidity Sensor Using the Thermoset Polyimide)

  • 홍성욱;김영민;윤영철
    • 한국산학기술학회논문지
    • /
    • 제20권6호
    • /
    • pp.604-609
    • /
    • 2019
  • 본 논문에서는 열경화성 폴리이미드를 정전용량형 습도센서의 감습재료로 사용하여 공정이 간단한 IDT(Interdigitated) 전극을 갖는 정전용량형 습도센서를 제작하고 특성을 측정 및 분석하였다. 먼저 일정한 용량값을 얻기 위하여 용량형 센서의 전극 수, 전극의 두께와 간격 및 폴리이미드 감습막의 두께 등을 최적화하여 마스크 설계 및 제작을 했으며, 실리콘 기판 상에 반도체 공정 장비를 이용하여 정전용량형 습도센서를 제작하였다. 제작된 센서의 면적은 $1.56{\times}1.66mm^2$ 이며, 전극의 넓이와 전극간 폭은 동일하게 각각 $3{\mu}m$, 센서의 감도를 위해 전극 수를 166개, 전극의 길이는 1.294mm로 제작하였다. 그런 다음 센서 특성을 측정하기 위해 PCB상에 패키징 하였다. $25^{\circ}C$ 챔버 환경에 센서를 삽입하고 LCR Meter에 연결하여 1V, 20kHz를 인가한 상태에서 20%RH에서 90%RH까지 습도변화에 대한 용량값 변화를 측정하였다. 제작된 정전용량형 습도센서의 측정 결과 감도는 26fF/%RH, 선형 특성 < ${\pm}2%RH$ 그리고 히스테리시스는 < ${\pm}2.5%RH$를 얻을 수 있었다.

전자전용 광대역 평면형 능동위상배열 안테나 시스템 개발 (Development of Wide-Band Planar Active Array Antenna System for Electronic Warfare)

  • 김재덕;조상왕;최삼열;김두환;박희준;김동희;이왕용;김인선;이창훈
    • 한국전자파학회논문지
    • /
    • 제30권6호
    • /
    • pp.467-478
    • /
    • 2019
  • 본 논문에서는 전자전용 재밍 송신기에 사용하기 위해서 개발된 광대역 평면형 능동위상배열 안테나 시스템의 설계 및 제작 그리고 측정 결과를 소개한다. 설계된 시스템은 $45^{\circ}$ slant 광대역 복사소자를 $8{\times}8$ 삼각 배열 구조로 배치하고, 광대역 GaN 반도체 고출력 증폭기와 GaAs 다기능집적회로(MFC)를 적용한 64개의 송신 채널을 구성하여 개발하였다. GaAs다기능집적회로는 광대역에서 빔 편이 현상을 피하기 위한 실시간 지연소자, 디지털 감쇠기 그리고 GaAs 구동증폭기를 포함하고 있어서 송신 빔 조향을 할 수 있으며, 시스템의 전자적 빔 조향 범위는 방위각/고각 방향으로 각각 ${\pm}45^{\circ}/{\pm}25^{\circ}$ 범위에서 가능하다. 개발된 시스템의 송신 빔 패턴 성능을 확인하기 위해 근접 전계 시험 시설을 이용하였다. 전자전용 송신 시스템 빔 패턴 측정 결과, 시스템의 유효방사출력은 목표성능(P) 대비 최대 9.8 dB 이상을 만족하였고, 방위각/고각 방향으로 각각 ${\pm}45^{\circ}/{\pm}25^{\circ}$ 빔 조향 결과 요구성능에 만족함을 확인하였다.

이상진단 성능에 미치는 변수선택과 추정방법의 영향 (Effect of Different Variable Selection and Estimation Methods on Performance of Fault Diagnosis)

  • 조현우
    • 한국산학기술학회논문지
    • /
    • 제20권9호
    • /
    • pp.551-557
    • /
    • 2019
  • 생산 공정에서 발생하는 비정상적인 이상 (fault)의 진단 (diagnosis)은 고품질의 제품을 생산함에 있어 필수적이라 할 수 있다. 회분식 공정 (batch process)과 같이 부가가치가 큰 반도체나 의약품 등의 첨단 제품을 생산하는 공정에서는 더욱 실시간 진단의 역할이 커지고 있다. 본 연구에서는 회분식 공정으로부터 얻은 측정 데이터와 비선형 분류(nonlinear classification)에 기초한 실시간 이상 진단 체계에 있어서 변수선택과 미래값 추정 기법이 진단 성능에 미치는 영향을 평가한다. 공정 변수 중 진단에 필수적이며 기여도가 높은 변수만을 선택하여 진단 모델 (diagnosis model)을 구성함으로써 진단 성능의 향상을 기대할 수 있다. 본 연구에서는 여러 변수선택 (variable selection) 기법들의 진단 성능을 비교 평가한다. 또한, 현재 진행 중인 회분식 조업 데이터는 종료되기 이전에는 진단에 필요한 전체 데이터를 얻을 수 없으므로 현재 시점에서 측정되지 못한 미래 측정값 (future observations)이 추정되어야 한다. 미래값 추정방법들의 선택이 변수선택과 분류기반 진단 관점에서 진단 성능에 어떻게 영향을 주는지 평가한다. 폴리염화비닐 회분식 공정에 대한 사례 연구를 수행하여 최적의 변수선택과 미래값 추정방법을 도출하였다. 변수선택 방법에 따라 최대 21.9%와 13.3%의 성능 향상을 보였으며 미래값 추정방법에 따라서는 최대 25.8%와 15.2% 향상됨을 알 수 있었다.

납기 위반 및 셋업 최소화를 위한 강화학습 기반의 설비 일정계획 모델 (Machine Scheduling Models Based on Reinforcement Learning for Minimizing Due Date Violation and Setup Change)

  • 유우식;서주혁;김다희;김관호
    • 한국전자거래학회지
    • /
    • 제24권3호
    • /
    • pp.19-33
    • /
    • 2019
  • 최근 제조업체들은 제품의 생산방식이 고도화 되고, 복잡해지면서 생산 장비를 효율적으로 사용하는데 어려움을 겪고 있다. 제조공정의 효율성을 방해하는 대표적인 요인들로는 작업물 종류 변경(job change)으로 인한 작업 준비 비용(Setup Cost) 등이 있다. 특히 반도체/LCD 공정과 같이 고가의 생산 장비를 사용하는 공정의 경우 장비의 효율적인 사용이 매우 중요한데, 상호 충돌하는 의사결정인 납기 준수를 최대화 하는 것과 작업물 종류 변경으로 인한 작업 준비 비용을 최소화 하는 것 사이에서 균형을 유지하는 것은 매우 어려운 일이다. 본 연구에서는 납기와 작업 준비 비용이 있는 병렬기계에서 강화학습을 활용하여 납기 및 셋업 비용의 최소화 목표를 달성하는 일정계획 모델을 개발하였다. 제안하는 모델은 DQN(Deep Q-Network) 일정계획 모델로 강화학습기반의 모델이다. 제안모델의 효율성을 측정하기 위해 DQN 모델과 기존에 개발하였던 심층 신경망 기반의 일정계획 생성기법과 휴리스틱 원칙의 결과를 비교하였다. 비교 결과 DQN 일정계획 생성기법이 심층신경망 방식과 휴리스틱 원칙에 비하여 납기 및 셋업 비용이 적은 것을 확인할 수 있었다.