• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.330-332
• /
• 2016

본 연구에서는 8와 $100{\mu}m$의 채널 길이를 가지는 밴더블 a-Si:H 박막 트랜지스터를 제작하고, 밴딩 스트레인에 따른 전기적 특성변화를 측정하였다. 1.69%의 밴딩 스트레인에서 $8{\mu}m$ 채널 길이를 가지는 박막트랜지스터는 문턱 전압이 5.25 V까지 이동하였으나 $100{\mu}m$ 채널 길이를 가지는 박막트랜지스터는 전기적 특성 변화 없이 안정적으로 동작하였다.

• 전기전자학회논문지
• /
• 제21권2호
• /
• pp.170-173
• /
• 2017

본 연구에서는 Al, Mo 및 Pt 금속 물질을 a-IGZO 박막트랜지스터의 게이트 전극으로 플라스틱 기판 위에 형성하여 제작하고, 게이트 물질에 따른 전기적 특성을 측정하였다. Al 게이트 전극에 비해 Pt 게이트 전극을 사용한 박막트랜지스터의 문턱전압은 -4.1V에서 -0.3 V까지 감소하였고, 전하이동도는 $15.8cm^2/V{\cdot}s$에서 $22.1cm^2/V{\cdot}s$ 로 향상되었다. 게이트 전극에 따른 박막트랜지스터의 문턱전압 이동은 전극의 일함수와 채널층의 페르미 에너지 차이로 인한 영향이라는 것을 확인 할 수 있었다. 또한, 채널 물질의 페르미 에너지를 고려하였을 경우에 Pt 게이트 전극이 박막트랜지스터의 전기적 특성 면에서 적합한 물질로 확인되었다. 추가적으로 Mo 게이트 전극을 사용한 박막트랜지스터에 대한 특성도 본 논문에서 다룬다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1336_1337
• /
• 2009

본 논문에서는 유기 박막 트랜지스터의 전극을 잉크젯 프린팅과 스크린 프린팅 방법을 이용하여 유기 박막 트랜지스터를 제작하였다. 전극으로 PEDOT:PSS와 Ag 잉크를 사용하였고, 게이트 절연막으로 polymethyl methacrylate (PMMA)와 poly(4-vinylphenol) (PVP)를 사용하였다. 유기물 활성층으로 pentacene을 진공 증착하였다. 잉크젯 프린팅 방법을 이용하여 제작한 유기 박막 트랜지스터는 전계이동도 (${\mu}_{FET}$) $0.068\;cm^2$/Vs, 문턱전압 ($V_{th}$) -15 V, 전류 점멸비 ($I_{on}/I_{off}$ current ratio) >$10^4$의 전기적 특성을 보였고, 스크린 인쇄 방법을 이용하여 제작한 유기 박막 트랜지스터는 전계이동도 (${\mu}_{FET}$) $0.016\;cm^2$/Vs, 문턱전압 ($V_{th}$) 6 V, 전류 점멸비 ($I_{on}/I_{off}$ current ratio) >$10^4$의 전기적 특성을 보였다. 이를 통하여 프린팅 방법을 이용한 유기 박막 트랜지스터 단일 소자 및 유기 전자 회로 제작의 가능성을 확인 하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1225_1226
• /
• 2009

유리 기판 상에 이중 게이트 절연막을 가지는 우수한 특성의 P형 엑시머 레이저 어닐링 (ELA) 다결정 실리콘 박막 트랜지스터를 제작하였다. 그리고 P형 짧은 채널 ELA 다결정 실리콘 박막 트랜지스터의 오프 상태 스트레스 하에서의 전기적 특성을 분석하였다. 스트레스하에서 긴 채널에서의 문턱 전압은 양의 방향으로 거의 이동하지 않는 (${\Delta}V_{TH}$ = 0.116V) 반면, 짧은 채널 박막 트랜지스터의 문턱 전압은 양의 방향으로 상당히 이동 (${\Delta}V_{TH}$ = 2.718V)하는 것을 확인할 수 있었다. 이런 짧은 채널 박막 트랜지스터에서 문턱 전압의 양의 이동은 다결정 실리콘 막과 게이트 산화막 사이의 계면에서의 전자 트랩핑 때문이다. 또한, 박막 트랜지스터의 누설 전류는 오프 상태 스트레스 하에서의 채널 영역의 홀 전하로 인하여 온 전류 수준을 감소시키지 않고 억제될 수 있었다. C-V 측정 결과는 계면의 전자 트랩핑이 드레인 접합 영역부근에서 발생한다는 것을 나타낸다.

• 대한전자공학회논문지SD
• /
• 제49권1호
• /
• pp.1-7
• /
• 2012

산화물 박막트랜지스터를 이용하여 액정 디스플레이 패널에 내장할 수 있는 새로운 게이트 드라이버 회로를 설계하고 제작하였다. 산화물 박막트랜지스터는 문턱전압이 음의 값을 갖는 경우가 많기 때문에 본 회로에서는 음의 게이트 전압을 인가하여 트랜지스터를 끄는 방법을 적용하였다. 또한 세 개의 풀다운 트랜지스터를 병렬로 배치하고 번갈아 사용하므로 안정적인 동작이 가능하다. 제안한 회로는 트랜지스터의 문턱전압이 -3 V ~ +6 V인 범위에서 정상적으로 동작하는 것을 시뮬레이션을 통해서 확인하였으며, 실제로 유리 기판 상에 제작하여 안정적으로 동작하는 것을 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.44-47
• /
• 2000

본 연구는 α-Si:H TFT(Amorphous Silicon Thin Film Transistor)를 대체 할 펜타센을 활성층으로 사용하는 박막 트랜지스터를 제작에 관한 것이다. 유기 박막 트랜지스터는 유기발광소자와 함께 유연한 디스플레이에 응용된다. 펜타센 박막 트랜지스터의 제작은 채널 길이 25㎛, 70㎛, 소스, 드레인, 게이트 전극으로 Au을 lift off 공정으로 제작하였으며, 펜타센은 OMBD(Organic Molecular Beam Deposition)로 기판온도를 80℃로 유지하여 증착하였다. 제작된 소자로부터 트랜지스터 전류-전압 특성곡선을 측정하였고, 게이트에 의한 채널의 전도도가 조절됨을 확인하였다. 그리고, 전달특성곡선으로부터 문턱전압과 전계효과 이동도를 추출하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.182.2-182.2
• /
• 2013

최근 산화아연이나 산화주석을 기반으로 한 산화물 박막 트랜지스터의 연구가 활발히 진행중이다. 2004년 Hosono 그룹에서 비정질 InGaZnO (IGZO) 박막을 이용한 TFT소자 제작을 보고하고 우수한 특성을 확인 후 산화물 TFT 소자기술에 대한 전 세계적인 연구개발의 발판이 마련되었다. 그러나 다성분계 화합물로 이루어진 산화물 반도체의 경우 복잡한 성분 조합과 조절이 어렵고, 장비의 제약으로 상용화에 어려움을 겪고 있다. 산화아연의 경우 증착시 쉽게 결정화가 이루어져 대면적 균일성을 확보하기 어렵고, 결정립계에 의한 이동도 저하, DC 신뢰성 저하의 문제가 발생한다. 이에 비해 산화주석의 경우 증착공정에 따라 비정질상과 결정립상을 조절할 수 있다. 하지만, 현재까지 발표된 산화주석 기반의 박막 트랜지스터는 내부 캐리어의 조절이 상대적으로 어려운 단점이 보고되었다. 본 연구에서는 산화 주석기반의 박막 트랜지스터를 제작하고 이에 Zr이온을 도핑하여 소자 특성을 개선시키고 동작모드를 조절하는 연구를 진행하였다. Bottom gate 형식의 ZrSnO TFT를 제작하였고 전이 특성을 살펴본 결과 Zr의 함량이 늘어날수록 이동도는 감소하는 경향이 나타났다. 또한 Zr의 미량 함량에도 불구하고 산소결핍에 의한 캐리어 생성을 억제하여, 소자 특성을 공정조건에 따라 조절할 수 있는 가능성을 확인 했다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.19-19
• /
• 2007

Excimer laser annealing (ELA) 방법을 이용하여 결정화하고 게이트 절연체로써 high-k 물질을 가지는 다결정 실리콘박막 트랜지스터의 전기적 특성을 평가하였다. 다결정 실리콘 박막 트랜지스터는 비결정질 실리콘 박막 트랜지스터 보다 높은 전계 효과 이동도와 운전 용이한 장점을 가진다. 기존의 결정화 방법으로는 다결정 실리콘 박막 트랜지스터의 높은 열 공급을 피할 수 없기 때문에, 매몰 산화막 위의 비결정질 박막은 저온에서 다결정 실리콘 결정화를 위해 KrF excimer laser (248nm)를 이용하여 가열 냉각 공정을 했다. 게다가 케이트 절연체로써 atomic layer deposition (ALD) 방법에 의해 저온에서 20 nm의 고 유전율을 가지는 $HfO_2$ 박막을 증착하였다. 알루미늄은 n-MOS 박막 트랜지스터의 게이트 전극으로 사용되었다. 금속 케이트 전극을 사용하여 게이트 공핍 효과와 관계되는 케이트 절연막 두께의 증가를 예방할 수 있고, 게이트 저항의 감소에 의해 소자 속도를 증가 시킬 수 있다. 추가적으로, 비결정질 실리콘 박막의 결정화 기술로써 사용된 ELA 방법은 SPC (solid phase crystallization) 방법과 SLS (sequential lateral solidification) 방법에 의해 비교되었다. 결과적으로, ELA 방법에 의해 결정화된 다결정 실리콘 박막의 결정도와 표면 거칠기는 SPC와 SLS 방법에 비해 개선되었다. 또한, 우리는 ELA 결정화 방법에 의한 다결정 실리콘 박막 트랜지스터로부터 우수한 소자 특성을 얻었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.169.1-169.1
• /
• 2015

최근 디스플레이 기술은 급속도로 발전해 가고 있다. 디스플레이 산업의 눈부신 성장에 발맞추어 초고화질, 초고선명, 고속 구동 및 대형화 등을 포함하는 최신 기술의 디스플레이 구동이 필요하다. 이러한 요구사항을 만족하기 위해서는 각 픽셀에 영상정보를 기입하는 충전시간을 급격히 감소시켜야 하고 따라서 픽셀 트랜지스터(TFT)의 이동도는 급격히 증가해야 한다. 따라서 차세대 디스플레이 실현을 위해서 고이동도 특성을 구현 할 수 있는 신물질의 개발이 매우 중요하다. 현재 산화물박막트랜지스터는 차세대 디스플레이 실현을 위해 가장 주목받고 있으며, 실제로 산화물박막 트랜지스터의 핵심소재인 In-Ga-Zn-O(a-IGZO) 산화물의 경우 국내외에서 디스플레이에 적용되어 생산이 시작되고있다. 그러나 a-IGZO 산화물의 경우 이동도가 $5-10cm^2V{\cdot}s$ 수준이어서 향후 개발 되어질 초고해상도/고속구동 디스플레이 실현(이동도 $50cm^2V{\cdot}s$)에는 한계가 있다. 따라서 본 연구에서는 이를 해결 할 수 있는 'post-IGZO' 개발을 위해 In2O3에 Ga2O3를 조성별로 고용시켜 박막의 구조적, 전기적, 광학적 특성 및 TFT를 제작하여 특성 연구를 진행하였다. 조성은 In2O3에 Ga2O3를 7.5%~15% 도핑 하였으며, Sputtering을 이용하여 indium gallium oxide(IGO) 박막을 제작하였다. 박막은 상온 및 $300^{\circ}C$에서 증착 하였으며 증착 된 IGO 박막은 Ga=12.5% 까지는 In2O3에 Ga이 모두 고용되어 cubic In2O3 poly crystalline을 나타내는 것을 확인하였으며 Ga=15%에서 Gallium 관련 2차상이 확인되었다. Ga양이 변화함에 따라 박막의 전기적 특성이 조절 가능하였으며 이를 이용하여 IGO 박막을 30 nm 두께로 증착 하여 IGO 박막을 channel layer로 사용하는 bottom gate structured TFTs를 제작 하였다. IGO TFTs는 Ga=10%에서 on/off ratio ${\sim}10^8$, 그리고 field-effect mobility $84.8cm^2/V{\cdot}S$를 나타내며 초고화질, 초고선명 차세대 디스플레이 적용 가능성을 보여 준다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 춘계학술발표대회
• /
• pp.5.1-5.1
• /
• 2009

2004년 Nature지에 일본 동경공업대학의 호소노 교수팀이 상온에서도 이동도 10cm2/Vs 이상의 우수한 InGaZnO 박막트랜지스터 소자 제작을 보고한 이후, 전 세계적으로 산학연을 총망라하여 산화물 반도체 재료 및 TFT 소자에 대한 연구 및 개발이 매우 활발하다. 특히 HDTV용 대형 TFT 기판기술이 절실한 디스플레이 업계에서 차세대 TFT 기판으로 산화물 소자를 적용하기 위해 집중적인 개발이 진행 중인데, 본 발표에서는 산화물 TFT 관련 최신 연구동향과 기술적 이슈사항을 검토하고 이를 바탕으로 향후 재료공학적 관점에서의 연구방향에 대해 논의하고자 한다.