• Title/Summary/Keyword: 바이패스 구조

Search Result 24, Processing Time 0.02 seconds

기술현황분석 - 가스 바이패스(Gas Bypass) 사이클을 적용한 오일쿨러(Oil cooler) 연구

  • Yeom, Han-Gil;Lee, Seung-U;Park, Gil-Jong
    • 기계와재료
    • /
    • v.22 no.1
    • /
    • pp.54-64
    • /
    • 2010
  • 공작기계의 고속화, 다축화, 복잡화에 따른 열변형 오차가 공작기계에서 발생하는 오차의 대부분을 차지하고 있다. 이러한 열변형 오차를 최소화 하기 위해 공작기계의 발열부에 차가운 오일을 공급하여 냉각함으로써, 열변형을 제거하는 장치가 오일쿨러이다. 오일쿨러는 제어 방법에 따라 On-off, 가스 바이패스, 인버터 방식 등이 사용된다. 초정밀 공작기계에는 주로 가스 바이패스 및 인버터 방식이 사용되는데, 인버터 방식의 경우 고가(高價)인 관계로 주로 옵션 형태로 사용된다. 가스 바이패스 방식 오일쿨러는 인버터 방식에 비해 가격이 저렴하고 구조가 간다하며 정밀한 온도제어를 할 수 있지만 부하가 낮은 경우 구조적인 한계로 인해 온도제어 불안정을 발생시킨다. 본 연구에서는 기존 바이패스 방식 오일쿨러에서 나타나는 문제점을 해결하고 보다 정밀한 온도제어를 위해 2개의 전자밸브를 갖는 듀얼 밸브 방식 오일쿨러 시스템을 개발하였다. 개발된 듀얼 밸브 오일쿨러 시스템의 성능검증을 위해 정격운전, DIN 8602 규격, ISO/DIS 230-3 운전모드에서 성능을 비교/분석하였다.

  • PDF

Analysis of GPGPU Performance by dedicating L2 Cache for Texture Data (텍스쳐 데이터를 위한 2차 캐쉬 구조를 가지는 그래픽 처리 장치의 성능 분석)

  • Kim, Gwang Bok;Kim, Cheol Hong
    • Proceedings of the Korean Society of Computer Information Conference
    • /
    • 2017.01a
    • /
    • pp.143-144
    • /
    • 2017
  • 최근 그래픽 처리 장치는 DRAM에 대한 접근을 줄이고자 여러 메모리 계층을 사용하고 있다. GPGPU의 L2 캐쉬는 요청 데이터의 타입에 따라 별도로 접근하는 L1 메모리와 다르게 레이턴시가 긴 DRAM에 접근하기 전에 모든 데이터 타입이 접근 가능한 캐쉬이다. 본 논문에서는 애플리케이션에서 명시하는 다양한 데이터 타입에 대하여 접근 및 적재를 허용하는 L2 캐쉬를 오직 텍스쳐 데이터만을 허용하도록 하여 변화하는 성능을 분석하고자 한다. 본 실험을 위해 텍스쳐 데이터 이외의 데이터 타입은 L2 캐쉬를 바이패스하여 바로 DRAM에 접근하도록 구조를 변경한다. 실험을 통한 분석 결과 텍스쳐 데이터만을 허용하는 경우 대부분의 벤치마크에서 성능 감소가 발생하여 기존 구조대비 평균 5.58% 감소율을 확인하였다. 반대로, 본 논문의 실험 환경에서의 L2 캐쉬의 적중률이 낮은 애플리케이션인 needle은 불필요한 L2 접근을 바이패스 함으로써 전체적인 성능 증가를 이끌어낸 것으로 분석된다.

  • PDF

An Experimental Study of the Infrared Signal for Exhaust Plume with Bypass Ratio (바이패스비에 따른 배기가스의 적외선 신호측정 실험연구)

  • Joo, Milee;Jo, Sungpil;Choi, Seongman;Jo, Hana
    • Journal of the Korean Society of Propulsion Engineers
    • /
    • v.23 no.5
    • /
    • pp.1-9
    • /
    • 2019
  • Infrared signal and exhaust gas temperature distribution with bypass ratio were measured using a micro turbojet engine. Micro turbojet engine was modified to simulate the turbofan engine behaviour. Core flow was simulated using the jet flow of the micro turbojet engine, and high-pressure air was supplied to its external duct to simulate bypass flow. The effects of bypass ratios (0.5, 1.0, and 1.4) were examined. The experimental results indicate that the infrared signal decreases as the bypass ratio increases. And also gas temperature decreases with bypass ratios. Additionally, Schlieren visualization of the exhaust gas plume was conducted. From the exhaust gas temperature distribution and Schlieren images, the structure of jet plume with various bypass ratios was understood.

A study on the basic design of bypass valve using CAE technology (CAE 기반 바이패스 밸브 기본설계에 대한 연구)

  • Oh, Jae-Won;Min, Cheon-Hong;Cho, Su-Gil;Park, Sang-Hyun;Kang, Kwan-Gu;Kim, Seong-Soon;Hong, Sup;Kim, Hyung-Woo
    • Journal of Advanced Marine Engineering and Technology
    • /
    • v.40 no.7
    • /
    • pp.663-670
    • /
    • 2016
  • This paper introduces the concept of the computer-aided engineering(CAE) design method for a bypass valve in a system that is used for the safe lifting of mineral resources in deep-seabed mining. Although the bypass valve has a simple mechanism, its design is very difficult because of various influencing factors. This equipment, which has a complex design process, should be developed by CAE-based design method. The method can perform the design, design verification, and virtual experiment at the same time. In this study, the CAE-based method for the design of the bypass valve has been developed using fluid dynamics, multi-body dynamics, and optimization method.

ATM 멀티캐스트 스위칭을 위한 브로드캐스트 망 설계

  • 이주영;정재일
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.25 no.12A
    • /
    • pp.1887-1896
    • /
    • 2000
  • 본 논문에서는 브로드캐스트 병렬 반얀망과 바이패스 라인의 조합을 이용한 새로운 브로드캐스트 망을 제안하고 성능을 평가한다. 기존의 브로드캐스트 스위치는 주로 T.T.Lee가 제안한 구조를 기반으로 연구되어 왔다. 제안한 브로드캐스트 망은 Lee의 복사망이 갖는 출력 부하 제한의 단점을 극복하여, 원하는 출력 부하에 따라 확장이 용이하고 구성이 간단하며 셀 손실율이 낮은 장점을 갖는다. 제안한 망의 구성을 위하여, 병렬 방얀망의 확장성을 이용하고, 각각의 반얀망이 갖는 셀의 손실을 최소한으로 줄이며 망 자원의 효율적인 이용을 위하여 병렬망 간에 셀들이 전송될 수 있는 바이패스 라인을 부가한다. 충돌이 발생한 충돌 셀은 바이패스 라인을 통하여 다른 스위치 플랜으로 전송되어 재 전송을 시도할 수 있도록 한다. 또한, 높은 수의 CN(Copy Number)을 갖는 셀이 낮은 수의 CN을 갖는 셀들과 충돌되어 손실되는 것을 막기 위하여, 높은 수의 CN이 우선적으로 전송될 수 있도록 CN 비교기를 부가한다. 제안한 구조는 C로 구현된 시뮬레이터를 통하여 그 성능을 평가한다.

  • PDF

A 2.4-GHz CMOS Power Amplifier with a Bypass Structure Using Cascode Driver Stage to Improve Efficiency (효율 개선을 위해 캐스코드 구동 증폭단을 활용한 바이패스 구조의 2.4-GHz CMOS 전력 증폭기)

  • Jang, Joseph;Yoo, Jinho;Lee, Milim;Park, Changkun
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.23 no.8
    • /
    • pp.966-974
    • /
    • 2019
  • In this study, we propose a CMOS power amplifier (PA) using a bypass technique to enhance the efficiency in the low-power region. For the bypass structure, the common-gate (CG) transistor of the cascode structure of the driver stage is divided in two parallel branches. One of the CG transistors is designed to drive the power stage for high-power mode. The other CG transistor is designed to bypass the power stage for low-power mode. Owing to a turning-off of the power stage, the power consumption is decreased in low-power mode. The measured maximum output power is 20.35 dBm with a power added efficiency of 12.10%. At a measured output power of 11.52 dBm, the PAE is improved from 1.90% to 7.00% by bypassing the power stage. Based on the measurement results, we verified the functionality of the proposed bypass structure.

Selective Segment Bypass Scan Architecture for Test Time and Test Power Reduction (테스트 시간과 테스트 전력 감소를 위한 선택적 세그먼트 바이패스 스캔 구조)

  • Yang, Myung-Hoon;Kim, Yong-Joon;Park, Jae-Seok;Kang, Sung-Ho
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.46 no.5
    • /
    • pp.1-8
    • /
    • 2009
  • Since scan based testing is very efficient and widely used for testing large sequential circuits. However, since test patterns are serially injected through long scan chains, scan based testing requires very long test application time. Also, compared to the normal operations, scan shifting operations drastically increase power consumption. In order to solve these problems, this paper presents a new scan architecture for both test application time and test power reduction. The proposed scan architecture partitions scan chains into several segments and bypasses some segments which do not include any specified bit. Since bypassed segments are excluded from the scan shifting operation, the test application time and test power can be significantly reduced.

Digital Phase-Locked Loop(DPLL) Technique for UPS (무정전 전원장치용 디지털 위상동기화 기법)

  • 김제홍;최재호
    • The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
    • /
    • v.11 no.3
    • /
    • pp.106-113
    • /
    • 1997
  • In uninterruptible power supply(UPS), a high speed phase control is usually required to compensate transients in the output voltage at the instant of transfer from the ac line to the inverter when the ac line fails or backs to the ac line in case of the inverter fails. To overcome this problem, this paper pre¬sents the closed digital phase-locked loop(DPLL) techniques designed by full software with TMS320C31 digital signal processor and describes the functional operation of the proposed DPLL. Fi¬nally, the performance of the proposed DPLL is shown and discussed through simulation and experiment.

  • PDF

Design of Digital Peaking Filters Using Q-Compensation (Q-보정을 이용한 디지털 픽킹 필터 설계)

  • 이지하;이규하;박영철;안동순;윤대희
    • The Journal of the Acoustical Society of Korea
    • /
    • v.19 no.3
    • /
    • pp.63-71
    • /
    • 2000
  • A new type of second-order digital peaking filters for professional-quality digital audio system is proposed whose frequency response can be elaborately controlled throughout the composite structure of a standard band-pass filter and a 0-dB bypass gain. The proposed method for designing the peaking filter uses the Q-compensation technique to prevent the Q-distortion caused by the variation of the gain factor and is reduced into a compact form which is proper to the real-time implementation. Methods are examined for computing its coefficients, which are exact and very straightforward to compute with small amount of the system resources.

  • PDF

A 3.3kW bi-directional EV charger With V2G and V2H function (V2G-V2H 기능을 갖는 3.3kW급 전기 자동차용 양방향 충전기)

  • Hong, Seokyong;Jung, Sehyung;Kim, Minjae;Choi, Sewan
    • Proceedings of the KIPE Conference
    • /
    • 2014.07a
    • /
    • pp.67-68
    • /
    • 2014
  • 본 논문에서 제안한 전기자동차용 충전기는 배터리 충전뿐만 아니라 V2G, V2H모드로 동작이 가능하며 제어기 구조가 간단하다. 또한 입출력 전압 변동에 따른 전압 추종 범위가 넓으며 소프트스위칭을 성취한다. 제안하는 충전기는 CV모드에서 바이패스 모드로 동작시켜 효율을 높였고 3.3kW 시제품으로부터 94.6%의 정격효율을 달성하였다.

  • PDF