Digital Phase-Locked Loop(DPLL) Technique for UPS

무정전 전원장치용 디지털 위상동기화 기법

  • 김제홍 (정회원, 영동전문대학 전기과) ;
  • 최재호 (정회원, 충북대학교 전기전자공학부)
  • Published : 1997.06.01

Abstract

In uninterruptible power supply(UPS), a high speed phase control is usually required to compensate transients in the output voltage at the instant of transfer from the ac line to the inverter when the ac line fails or backs to the ac line in case of the inverter fails. To overcome this problem, this paper pre¬sents the closed digital phase-locked loop(DPLL) techniques designed by full software with TMS320C31 digital signal processor and describes the functional operation of the proposed DPLL. Fi¬nally, the performance of the proposed DPLL is shown and discussed through simulation and experiment.

일반적으로 무정전 전원장치는 바이패스전원과 인버터 출력단 간에 스위치 전환시 출력전압의 과도현상을 보상하기 위하여 고속의 위상동기를 필요로 한다. 본 논문에서는 TMS320s31 디지털 신호처리기에서 완전 소프트웨어로 구현된 디지털 위상동기화회로를 제안한다. 이 디지털 위상동기화회로는 인버터 출력단 LG필터를 포함한 폐-루프 방식으로 구성되었다. 또한, 구조가 간단하여 구현이 쉽고 완전 소프트웨어로 구현함으로서 고신뢰성과고유연성을 가지고 있다. 바이패스전원의 기준 입력신호가 설정된 주파수에서 $\pm$1[Hz} 이상 벗어나면 무정전 전원장치의 제어기가 자체적으로 디치털 위상동기화로의 바이패스 기준입력신호를 차단하여 60[Hz]로 발진하도록 구성하였다. 마지막으로 제안된 디지털 위상동기화회로의성능이 시뮬레이션과 실험 결과들에 의해 검증된다.

Keywords

References

  1. Design of phase-locked loop circuits H.M.Berlin
  2. PLL(位相同期 ル-プ) 應用回路 柳澤健
  3. 實用電子回路 設計 ガイド 見城 尙志(et al.)
  4. PESC'89 v.2 Phased-Locked Loop Synchronization scheme for parallel operati-on of modular power supplies P. Dobrovolny(et al.)
  5. PESC'89 v.1 A high quality microprocessor controlled ultrasonic PWM in-verter for UPS applications M.Zafarullah khan(et al.)
  6. PESC'88 v.2 Design and implementation for a multiprocessor-based Uninterruptible power supply Y.Y.Tzou(et al.)
  7. PESC'88 v.2 Design and implementation for a multiprocessor-based Uninterruptible power supply Y. Y. Tzou(et al.)
  8. PLL 制御回路設計事例集 璨雅恭
  9. DSPを使いこなす 金子俊夫
  10. ディジタル信號處理フログラミグ入門 三上直樹
  11. Digital signal processing with C and the TM320C30 Rulph Chassaing