Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Selective Segment Bypass Scan Architecture for Test Time and Test Power Reduction

테스트 시간과 테스트 전력 감소를 위한 선택적 세그먼트 바이패스 스캔 구조

  • Yang, Myung-Hoon (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kim, Yong-Joon (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Park, Jae-Seok (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kang, Sung-Ho (Department of Electrical and Electronic Engineering, Yonsei University)
  • 양명훈 (연세대학교 전기전자공학과) ;
  • 김용준 (연세대학교 전기전자공학과) ;
  • 박재석 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Published : 2009.05.25
Download PDF
⟨ Previous Next ⟩

Abstract

Since scan based testing is very efficient and widely used for testing large sequential circuits. However, since test patterns are serially injected through long scan chains, scan based testing requires very long test application time. Also, compared to the normal operations, scan shifting operations drastically increase power consumption. In order to solve these problems, this paper presents a new scan architecture for both test application time and test power reduction. The proposed scan architecture partitions scan chains into several segments and bypasses some segments which do not include any specified bit. Since bypassed segments are excluded from the scan shifting operation, the test application time and test power can be significantly reduced.

스캔 기반 테스트 방법은 큰 순차 회로를 테스트하기 위한 매우 효율적이며 널리 사용되는 방법이다. 그러나 스캔 기반 테스트 방법은 테스트 패턴을 긴 스캔 체인을 통해서 순차적으로 인가해야 하기 때문에 긴 테스트 인가 시간을 필요로 한다. 또한, 스캔 쉬프트 동작이 정상 동작과 비교할 때 전력 소모를 급격히 증가시킨다. 이러한 문제점을 해결하기 위해서, 본 논문에서는 테스트 패턴 인가 시간과 테스트시의 전력 소모를 줄이기 위한 새로운 스캔 구조를 제안한다. 제안하는 스캔 구조는 스캔 체인을 여러 개의 세그먼트로 분할하고 specified bit를 포함하지 않는 세그먼트들을 바이패스 한다. 바이패스 되는 스캔 세그먼트들은 테스트 패턴 인가 동작에서 제외되기 때문에 테스트 패턴 인가 시간과 테스트시의 소모 전력이 상당히 줄어들게 된다.

Keywords

References

  1. A. Chandra and K Chakrabarty, 'System-on-a-chip test-data compression an decompression architecture based on Geology codes', IEEE Trans. CAD of Integrated Circuits and Systems, Vol. 20, pp. 355-368, March 200l https://doi.org/10.1109/43.913754
  2. M. Abramovici, M. A. Breuer and A. D. Friedman, Digital Systems Testing and Testable Design, IEEE Press, pp. 364, 1990
  3. M. L. Bushnell and V. D. Agrawal, Essentials oj Electronic Testing, Kluwer Academic, pp. 467, 2000
  4. L. T. Wang, C. W. Wu and X. Wen, VLSI Test Principles and Architectures, Morgan Kaufman, pp. 59, 2000
  5. P. Girard, 'Survey of Low-Power Testing of VLSI Circuits', IEEE Design and Test of Compouters, vol. 19, no. 3, pp. 82-92, May-June 2002 https://doi.org/10.1109/MDT.2002.1003802
  6. R. Sankardiingam, R. R. Oruganti and N. A. Touba 'Static Compaction Techniques to Control Scan Vector Power Dissipation', in Proc. of VLSI Test Symposium, pp. 35-40, Montreal, Canada, 2000 https://doi.org/10.1109/VTEST.2000.843824
  7. 전성훈, 임정빈, 김근배, 안진호, 강성호, '저전력 테스트를 고려한 효율적인 테스트 데이터 압축 방법', 전자공학논문지, 제42권 SD편, 제2호, 151-160쪽, 2005년 2월
  8. 손현욱, 김유빈, 강성호, '스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조', 전자공학회논문지, 제45권 SD편, 제6호, 43-48쪽, 2008년 6월
  9. I. Hamzaoglu and J. Patel, 'Reducing Test Application Time for Full Scan Embedded Cores', in Proc. of IEEE International Symposium on Fault Tolerant Computing, pp. 260-267, Wisconsin, USA, June 1999 https://doi.org/10.1109/FTCS.1999.781060
  10. A. Chandra, F. Ng and R. Kapur, 'Low Power Illinois Scan Architecture for Simultaneous Power and Test Data Volume Reduction', in Proc. of Design Automation and Test in Europe, pp. 462-467, Nice, France, 2008 https://doi.org/10.1109/DATE.2008.4484724
  11. A. Al-Yamani, N. Devta-Prasanna, E. Chmelar, M. Grinchuk and A. Gunda, 'Scan Test Cost and Power Reduction Through Systematic Scan Reconfiguration', IEEE Trans. CAD of Integrated Circuits and Systems, vol. 26, no. 5, pp. 907-918, May 2007 https://doi.org/10.1109/TCAD.2006.884582
  12. D. Xiang, K. Li, ]. Sun and H. Fujiwara, 'Reconfigured Scan Forest for Test Application Cost, Test Data Volume, and Test Power Reduction', IEEE Trans. Computers, vol. 56, no. 4, pp. 404-412, April 2007 https://doi.org/10.1109/TC.2007.1002
  13. X. Chen and M. S. Hsiao, 'An Overlapping Scan Architecture for Reducing Both Test Time and Test Power by Pipelining Fault Detection', IEEE Trans. VLSI Systems, vol. 15, no. 4, pp. 404-412, April 2007 https://doi.org/10.1109/TVLSI.2007.893657
  14. A. Chandra and K. Chakrabarty, 'Low-Power Scan Testing and Test Data Compression for System-on-a-Chip', IEEE Trans. CAD of Integrated Circuits and Systems, vol. 21, no. 5, pp. 597-604, May 2002 https://doi.org/10.1109/43.998630