• 한국지구과학회지
• /
• 제32권1호
• /
• pp.84-98
• /
• 2011

이 연구에서는 장르 분석 및 레지스터 분석을 통해 중학생들의 지구과학 주제 글쓰기의 언어적 특징을 분석하였다. 연구 자료는 7, 9학년 학생들을 대상으로 '지구 온난화'와 '암석의 분류' 주제 글쓰기를 실시하여 얻은 학생들의 글쓰기를 대상으로 하였다. 연구 결과는 다음과 같다. 첫째, 학생들은 장르별 글쓰기에 익숙하지 않았으며 특히 논설장르 글쓰기에 많은 어려움을 보였다. 둘째, 내용과 논리관계의 특징으로 정의나 분류와 같이 한 부분을 다른 부분과 관련시키는 관계적 술어보다는 행동 및 하는 것을 의미하는 현상적 술어와 부가적 논리 관계가 많이 나타났다. 셋째, 상호관계적 표현의 특징으로 글 속에서 글의 주체, 글쓴이의 감정, 주관적 의견들이 많이 드러났으며, 학생들은 자신의 생각에 대해서 확신을 가지지 못하고 불확실성을 드러내었다. 넷째, 텍스트 구성의 특징으로 대부분의 학생들이 부가 접속사를 통해 단편적인 정보들을 나열하였으며, 체계적이며 논리적인 글을 쓰는데 익숙하지 않았다. 연구 결과를 바탕으로 과학적 소양의 함양을 목표로 하는 과학 학습에서 과학 글쓰기가 강조되어야 하며 국가 교육과정차원에서 체계적인 계획뿐만 아니라 과학 글쓰기에 대한 교사들의 인식이 향상되어야 함을 논의하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
• /
• pp.697-699
• /
• 1998

본 논문은 프로세서 알제브라의 하나인 ACSR을 이용하여 파이프라인 비순차 슈퍼스칼라 프로세서의 타이밍 특성과 자원 제한을 묘사하기 위한 정형기법을 제시한다. ACSR의 두드러진 특징은 시간, 자원, 우선 순위의 개념이 알제브라에서 직접적으로 제공되어 진다는 것이다. 여기서의 접근 방식은 슈퍼스칼라 프로세서의 레지스터를 ACSR 자원으로, 명령어를 ACSR 프로세서로의 모델링하는 것이다. 결과적으로 얻어지는 ACSR식에서 각각의 클럭 주기에서 어떻게 명령어가 실행되고 레지스트들이 이용되는지 확인할 수 있으며 이 모델링을 이용해서 비순차 슈퍼스칼라 프로세서 구조를 검증하거나 분석하는 것이 가능하다.

• 한국음향학회지
• /
• 제10권6호
• /
• pp.64-70
• /
• 1991

본논문에서는 Hidden Markov Model 에 기초한 실시간 고립 단어 인식 시스템에서의 Viterbi 알 고리듬을 위한 전용 VLSI 구조를 제안하였다. 제안된 구조는 듀얼포트 레지스터 파일로 입출력 부하를 줄이고 가산-최소/최대 연산부의 병렬 연산 구조를 이용하여 실시간 동작이 가능하도록 설계되었다. 모 델 인자와 상태 변수의 값에 태그들을 덧붙임으로써 이 구조는 대표적인 HMM 구조들을 쉽게 구현할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.481-481
• /
• 2013

Chemical bath deposition (CBD) 기술에 의해 slide glass 기판 위에 CdS 박막을 적층 형성하였다. 적층된 박막들은 CdCl2와 thiorea (H2NCSNH2)를 증류수와 혼합 시dipping의 온도 조건, pH 조건, 시간 및 횟수를 달리하여 균일한 표면이 형성되도록 하였다. 적층된 박막은 $200^{\circ}C$ 이상의 고온에서 annealing하여 결정화하였다. 적층한 박막은 결정화 요인들을 XRD, FE-SEM, AFM, EDX, UV-Vis spectroscopy를 통해 조사하였다. 형성된 박막은 포토레지스터로 활용될 가능성을 조사하였다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2002년도 춘계학술발표논문집(하)
• /
• pp.1007-1011
• /
• 2002

소형 플랫폼에 자바 언어를 구동하기 위한 PJAVA VM(이하 PVM)이 많은 관심을 끌고 있다. PVM 역시 JVM과 같이 클래스 로더, 서브시스템, 런타임 데이터 영역 (메소드 영역, 힙 자바 스택, PC레지스터, 원시 메소드 스택), 실행 엔진으로 구성되어 있다. 본 논문의 서론은 PDA 및 set-top등을 소개하고 JAVA 언어를 구동하기 위해 필요한 플랫폼을 소개하고, J2ME와 PJAVA를 관계를 소개하였다. 관련연구는 PVM의 메소드 구조에 대해 연구하였다. 그리고 본론으로 PVM에서 프로세서 마무리 처리과정을 분석하고 이 과정에서 프로세서의 종료 작업 알고리즘을 개선 하였다.

• 대한전자공학회논문지
• /
• 제27권8호
• /
• pp.1211-1220
• /
• 1990

This paper describes and implements a design method of register allocation as a required module of RISC compiler systems. It compiles a C program to a machine-independent intermediate language, translates each variable into symbolic register. After local allocation process for the symbolic registers, global register allocation is executed by applying the graph coloring algorithm. This register allocation phase is designed for a system with the large register file like RISC machines.

• 전자공학회논문지B
• /
• 제29B권7호
• /
• pp.1-10
• /
• 1992

This paper gives on overview of register windowing structure and presents advantages and limitations. Based on these advantages and disadvantages, an original approach for the design of large register file is presented, analyzed and compared with existing approaches. The advantages and disadvantages of this new approach to register file design are discussed, and conditions under which it works better than the existing approaches are outlined. Design tradeoffs are examined in an analytic and empirical study, and the results of which are summarized in the conclusion of this paper.

• 대한전자공학회논문지SD
• /
• 제38권3호
• /
• pp.66-66
• /
• 2001

새로운 마이크로프로세서의 설계, 최적화, 그리고 완성 후 어플리케이션의 작성 단계에서 칩의 명령어 집합 시뮬레이션은 필수적인 요소이다. 그러나, 기존의 시뮬레이션 툴들은 저 수준의 하드웨어 기술언어와 게이트 레벨 이하의 시뮬레이션으로 인해 시뮬레이터 구성과 실행 시에 상당한 시간적 지연을 초래하고 있다. 본 논문에서는 이러한 문제들을 해소하고 칩 제작과정에서 발생하는 잦은 설계 변경에 유연성 있게 대응할 수 있는 레지스터 전송 수준의 명령어 집합 시뮬레이터 생성기를 제안하며 그 설계 및 구현에 관해 기술한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.188-191
• /
• 2000

This paper presents a register scheduling and allocation algorithm for high level synthesis. The proposed algorithm executes the low power scheduling to reduce the switching activity using shut down technique which was not unnecessary the calculation through the extraction DFG from VHDL description. Also, the register allocation algorithm determines the minimum register after the life time analysis of all variable. It is minimum the switching activity using graph coloring technique for low power consumption. The proposed algorithm proves the effect through various filter benchmark to adopt a new scheduling and allocation algorithm considering the low power.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.931-934
• /
• 2003

DWT(Discrete Wavelet Transform)를 2차원 하드웨어로 구현하기 위해서 많은 하드웨어와 실행시간이 들기 때문에 효율적인 구조가 중요하다. 그래서, 이 논문에서는 2차원 DWT에 대한 효율적인 하드웨어 이용률과 크기의 감소, 완벽한 레지스터 이용률, 규칙적인 데이터 흐름으로 필터 길이의 확장을 쉽게 할 수 있도록 구조를 개선하고, 개선된 구조를 VHDL로 검증하였다.