• 제목/요약/키워드: 디지털-아날로그 변환기

검색결과 218건 처리시간 0.027초

A/D Converter를 이용한 안정기 제어 회로 설계 (A Design of Electronic Ballast Control Circuit with A/D Converter)

  • 진성호;이진우
    • 한국조명전기설비학회:학술대회논문집
    • /
    • 한국조명전기설비학회 2007년도 추계학술대회 논문집
    • /
    • pp.81-83
    • /
    • 2007
  • 본 논문에서는 다양한 분야에서 응용될 수 있는 아날로그 신호를 디지털 신호로 변환하는 회로를 이용한 전자식 안정기를 구성하였다. 회로의 구성은 온도센서를 이용하여 안정기 ON/OFF 제어를 통한 냉음극 형광램프의 색을 제어하였고 온도센서뿐만 아니라 광센서, 가변저항, 음성센서 등 거의 모든 아날로그 신호의 센서를 사용 할 수 있도록 구성하였다.

  • PDF

10-비트 200MS/s CMOS 병렬 파이프라인 아날로그/디지털 변환기의 설계 (The Design of 10-bit 200MS/s CMOS Parallel Pipeline A/D Converter)

  • 정강민
    • 정보처리학회논문지A
    • /
    • 제11A권2호
    • /
    • pp.195-202
    • /
    • 2004
  • 본 연구에서 매우 정밀한 샘플링을 필요로 하는 고해상도 비디오 응용면을 위하여 병렬 파이프라인 아날로그 디지털 변환기(ADC)를 설계하였다. 본 ADC의 구조는 4 채널의 10-비트 파이프라인 ADC를 병력 time-interleave로 구성한 구조로서 이 구조에서 채널 당 샘플링 속도의 4배인 200MS/s의 샘플링 속도를 얻을 수 있었다. 변환기에서 핵심이 되는 구성요소는 Sample and Hold 증폭기(SHA), 비교기와 연산증폭기이며 먼저 SHA를 전단에 설치하여 시스템 타이밍 요구를 완화시키고 고속변환과 고속 입력신호의 처리론 가능하게 하였다. ADC 내부 단들의 1-비트 DAC, 비교기 및 2-이득 증폭기는 한 개의 switched 캐패시터 회로로 통합하여 고속동작은 물론 저 전력소비가 가능한 특성을 갖도록 하였다. 본 연구의 연산증폭기는 2단 차동구조에 부저항소자를 사용하여 높은 DC 이득을 갖도록 보강하였다. 본 설계에서 각 단에 D-플립플롭(D-FF)을 사용한 지연회로를 구성하여 변환시 각 비트신호를 정렬시켜 타이밍 오차를 최소화하였다. 된 변환기는 3.3V 공급전압에서 280㎽의 전력소비를 갖고 DNL과 INL은 각각 +0.7/-0.6LSB, +0.9/-0.3LSB이다.

전력선 통신을 이용한 원격 집진기 bag 제어 시스템 개발 (Development of a Remote Dust Collector Bag Control System using Power Line Communication)

  • 김정숙
    • 한국컴퓨터정보학회논문지
    • /
    • 제15권4호
    • /
    • pp.91-98
    • /
    • 2010
  • 통신과 제어 기술의 발전과 인터넷 기능 강화로 이들을 이용해 전통 제조업에서 위험과 생산 비용을 줄이면서 제품의 성능을 향상시키기 위한 동기 인식이 확산되고 있다. 이에 본 논문에서는 첨단 IT 기술을 전통산업인 집진기에 융합한 지능형 원격 집진기 bag 제어 시스템을 이벤트 기반으로 개발하였다. 먼저 집진기의 센서인 차압 측정기의 아날로그 출력 데이터를 디지털로 변환시키는 A/D 변환기를 마이크로 프로세서를 사용하여 제작하였다. 또 이들을 RS-232 통신 방법으로 전력선 통신 모뎀과 연결하는 기술을 개발하였다. 다음은 전력선 통신을 이용하여 집진기 bag 상태 정보를 효율적으로 전송할 수 있도록 n-바이트 메시지 형식을 정의하였다. 그리고 집진기와 집진기 bag을 논리적으로 모델링하기 위해 자료형을 정의하였고, 이를 이용해 집진기와 집진기 bag을 XML과 객체지향 모델링 기법을 이용해 모델링하였다. 뿐만 아니라 집진기 bag의 교체시기를 정확하게 파악하여 집진기 bag의 교체시기를 관리자에게 실시간으로 다양한 시각적인 사용자 인터페이스를 이용해 제시하도록 개발하였다.

넓은 입출력 범위에서 동작하는 디지털 제어 공진형 컨버터의 동특성 개선 (Improved Dynamics of Digitally-Controlled Resonant Converters with Wide Input and Load Variation)

  • 박민준;장진행;샴쿠마르;최병조
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2013년도 전력전자학술대회 논문집
    • /
    • pp.157-158
    • /
    • 2013
  • 본 논문은 넓은 범위에서 변화하는 입력 전압과 출력 전류 조건에서 동작하는 디지털 제어 방식 공진형 DC-DC 컨버터의 동특성 개선에 대해 기술한다. LLC 직렬 공진형 컨버터의 아날로그 전력 변환단 동특성을 기반으로 150W 디지털 공진형 컨버터 실험보드에 적용하여 아날로그 제어 방식과 디지털 제어방식의 폐루프 성능을 비교한다. 디지털 제어기는 Emulation 방식을 이용하여 설계한다. 제어기 설계의 이론 검증 및 분석은 PSIM Simulation과 실험 측정으로 비교 검증한다.

  • PDF

이식형 심장 박동 조율기를 위한 저전력 심전도 검출기와 아날로그-디지털 변환기 (Low-Power ECG Detector and ADC for Implantable Cardiac Pacemakers)

  • 민영재;김태근;김수원
    • 전기전자학회논문지
    • /
    • 제13권1호
    • /
    • pp.77-86
    • /
    • 2009
  • 본 논문에서 이식형 심장 박동 조율기를 위한 심전도 검출기와 아날로그-디지털 변환기(ADC)를 설계한다. 제안한 웨이블렛 심전도 검출기는 웨이블렛 필터 뱅크 구조의 웨이블렛 변조기, 웨이블렛 합성된 심전도 신호의 가설 검정을 통한 QRS 신호 검출기와 0-교차점을 이용한 잡음 검출기로 구성된다. 저전력 소모의 동작을 유지하며 보다 높은 검출 정확도를 갖는 심전도 검출기의 구현을 위해, 다중스케일 곱의 알고리즘과 적응형의 임계값을 갖는 알고리즘을 사용하였다. 또한 심전도 검출기의 입력단에 위치하는 저전력 Successive Approximation Register ADC의 구현을 위해, 신호 변환의 주기 중, 매우 짧은 시간 동안에만 동작하는 비교기와 수동 소자로 구성되는 Sample&Hold를 사용하였다. 제안한 회로는 표준 CMOS $0.35{\mu}m$ 공정을 사용하여 집적 및 제작되었고, 99.32%의 높은 검출 정확도와 3V의 전원 전압에서 $19.02{\mu}W$의 매우 낮은 전력 소모를 갖는 것을 실험을 통해 확인하였다.

  • PDF

디지털 스위칭 노이즈를 감소시킨 베타선 센서 설계 (A Study on the Design of a Beta Ray Sensor Reducing Digital Switching Noise)

  • 김영희;김홍주;차진솔;황창윤;이동현;라자 무하마드 살만;박경환;김종범;하판봉
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권5호
    • /
    • pp.403-411
    • /
    • 2020
  • 기존에 진성난수 생성기를 위한 베타선 센서 회로의 아날로그 회로와 비교기 회로에 사용되는 파워와 그라운드 라인은 서로 공유하므로 비교기 회로의 디지털 스위칭에 의해 발생되는 파워와 그라운드 라인에서의 전압강하가 CSA를 포함한 아날로그 회로의 출력 신호 전압이 감소하는 원인이었다. 그래서 본 논문에서는 디지털 스위칭 노이즈의 source인 비교기 회로에 사용되는 파워와 그라운드 라인을 아날로그 회로의 파워와 그라운드 라인과 분리하므로 CSA(Charge Sensitive Amplifier) 회로를 포함한 아날로그 회로의 출력신호전압이 감소되는 것을 줄였다. 그리고 VREF(=1.195V) 전압을 VREF_VCOM과 VREF_VTHR 전압으로 변환해주는 전압-전압 변환기 회로는 PMOS current mirror를 통해 IREF를 구동할 때 PMOS current mirror의 드레인 전압이 다른 경우 5.5V의 고전압 VDD에서 channel length modulation effect에 의해 각각의 current mirror를 통해 흐르는 구동 전류가 달라져서 VREF_VCOM과 VREF_VTHR 전압이 감소하는 문제가 있다. 그래서 본 논문에서는 전압-전압 변환기 회로의 PMOS current mirror에 PMOS 다이오드를 추가하므로 5.5V의 고전압에서 VREF_VCOM과 VREF_VTHR의 전압이 down되지 않도록 하였다.

고해상도 저전력 센서 시스템을 위한 아날로그-디지털 변환기의 구조 개선 (Architecture Improvement of Analog-Digital Converter for High-Resolution Low-Power Sensor Systems)

  • 신영산;이성수
    • 전기전자학회논문지
    • /
    • 제22권2호
    • /
    • pp.514-517
    • /
    • 2018
  • 센서 시스템의 아날로그-디지털 변환기(ADC: analog-to-digital converter)에서는 높은 해상도, 낮은 전력 소모, 높은 신호 대역폭이 요구된다. 시그마-델타 ADC는 높은 차수 구조와 높은 오버샘플링 비를 통해 고해상도를 얻을 수 있으나 전력 소모가 높고 신호 대역폭이 낮다. 연속 근사 레지스터(SAR: successive-approximation-register) ADC의 경우 저전력 동작이 가능하나 공정상 부정합으로 인해 해상도에 한계가 있다. 본 논문에서는 이러한 단점들을 극복하기 위한 ADC 구조 개선에 대해 살펴본다.

순차적 샘플링 방식을 이용한 가상 잡음 레이더 개념 증명 (Proof-of-Concept Research on Pseudo-Random Noise Radar Using Sequential Sampling Method)

  • 김지훈
    • 한국전자파학회논문지
    • /
    • 제26권6호
    • /
    • pp.546-554
    • /
    • 2015
  • 초 광대역 레이더는 숨겨진 물체를 찾는데 많은 장점을 가지고 있기 때문에, 지표 투과 레이더나 수풀 투과 레이더와 같은 투과레이더에 널리 이용되고 있다. 초 광대역 레이더의 종류 중에 하나인 잡음 레이더는 간섭 환경에 강한 특성을 가지고 있다. 그러나 일반적인 잡음레이더는 고속의 아날로그 디지털 변환기가 필요하여 광대역 레이더로 제작하는데 어려움이 있다. 본 논문에서는 간섭에 강한 특징을 가지면서 고속의 아날로그 디지털 변환기가 필요하지 않은 가상 잡음 레이더 시스템이 연구되었다. 또한, 초 광대역 시스템이 저주파에서 구현되었고, 이는 실험으로 성능이 검증되었으며, 제안된 가상잡음 레이더 시스템의 개념도 증명되었다.

일체형 디지털 다기능 개인 녹화기 개발에 관한 연구 (A Study of Embedded Digital Multi Function PVR)

  • 송재종;이석필
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
    • /
    • pp.512-514
    • /
    • 2006
  • 본 논문의 목표는 디지털 방송 수신과 아날로그 방송 수신 및 방송 컨텐츠를 녹화, 저장, 재생이 가능할 뿐만 아니라 각종 멀티미디어 컨텐츠를 즐길 수 있고, 양방향 데이터 방송이 가능하며, 저장된 콘텐트를 스트리밍으로 개인 멀티미디어 플레이어로 스트리밍 이 가능한 다기능 일체형 개인 녹화기를 개발하는 것이다. 고품질 디지털 방송과 기존의 아날로그 방송을 고품질의 디지털 컨텐츠로 변환하여 저장하고, 이를 원하는 시점에 언제든지 볼 수 있을 뿐만 아니라 인터넷 접속하여 어디 서든지 개인 형 멀티미디어 플래이어를 이용하여 스트리밍으로 저장된 컨텐츠를 즐길 수 있다. 이러한 기능을 수행하기 위하여 상당한 성능의 MPU가 필요로 하게 된다. 본 논문에서는 이러한 조건을 만족시키기 위하여 Zoran의 G9Ellite라는 SOC를 채택하였다. 개발된 시스템을 테스트하기 위하여 현재 각 방송사들의 방송을 수신하고 요구된 기능을 테스트 하였다.

  • PDF

지연시간 최소화를 위한 고속 데이터 광 전송용 ADC 개발에 관한 연구 (A Study on Development of High-speed Data Optical Transmission ADC for Minimization of Time Delay)

  • 박종대;박찬홍;박병호;안창엽;성현경
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 추계학술대회
    • /
    • pp.182-185
    • /
    • 2014
  • 본 논문에서는 지연시간 최소화를 위한 고속 데이터 광 전송용 ADC 개발에 관한 연구를 진행하였다. 기존 광 중계기의 전송 방식은 데이터 신호 변환에서 $6{\mu}s$이상의 지연시간을 갖고 있어 고속 데이터 전송 및 신호 변환에 제한을 받고 있으므로 이를 직접 변환 방식을 이용하여 데이터 신호 변환 시 지연시간을 $2{\mu}s$ 이내로 줄이는 새로운 기술의 개발이 요구된다. 이동통신 LTE, LTE advanced 등의 서비스 전송망 구축에 필요한 신호변환 부품 핵심기술의 발전이 요구되고 있으므로, 본 논문에서는 신호변환 단계에서 지연시간을 획기적으로 줄일 수 있는 기술을 적용하여 $3{\mu}s$의 지연시간을 갖는 ADC를 개발하였다.

  • PDF