• 제목/요약/키워드: 디지털 위성 중계기

검색결과 30건 처리시간 0.022초

디지털 위성방송 모니터링 시스템 개발 (Development of the Digital DBS Monitoring System)

  • 고우종;박선규;김도원;조용섭
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 1998년도 학술대회
    • /
    • pp.37-42
    • /
    • 1998
  • 외국에서 개발한 디지털 방송 모니터링 장비는 국내의 규격 및 방송 환경과 상이하여 정확한 오류검색이 불가한 상황이다. 따라서, 국내 방송환경에 적합한 디지털 위성방송의 송출 및 수신상태를 감시할 수 있는 계측 장비가 필요하다. 위성 본방송에 대비하고 위성방송의 안정적 운용을 위하여“디지털 위성방송 모니터링 시스템”을 국내 최초로 개발하였다. 시스템의 구성은 PC에 카드형 수신기를 내장하였으며, 응용 S/W로 다양한 모니터링이 가능하도록 설계하였다. 주요기능은 현재 방송중인 위성 중계기의 RF 레벨 및 채널상태, 영상 및 음성의 송출상태, Service Information의 송출상태를 동시에 검색한다. 그리고, 오류발생시 겨고 메시지를 발송하고 오류복구방안을 제시하며, 모니터링 결과를 저장한다.

  • PDF

디지털중계기의 부하경감 및 이득조정기능 분석을 통한 열진공시험결과 성능분석 (Study on Thermal Vacuum Test Result of DCAMP by the Analysis of Derating & Gain Control)

  • 진병일;고현석
    • 한국항공우주학회지
    • /
    • 제43권1호
    • /
    • pp.72-78
    • /
    • 2015
  • 오늘날 위성은 통신, 기상, 해양탐사, 광학, 레이다등 민수분야에서 군사분야까지 폭넓게 적용되어 그 유용성이 점점 더 증가되고 있다. 또한, 부품기술의 발달로 위성 전장품의 기능도 더욱 능동적인 형태로 진화되고 있다. 위성선진국에서는 통신위성의 중계기 효율을 증가시키고, 간섭신호를 제거하여 가입자 서비스 품질을 유지하기 위해서 디지털중계기를 탑재하고 있다. 디지털중계기는 다양한 기능구현을 위해 신호처리용 부품들을 다수 사용한다. 따라서, 기존의 수동형 중계기에 비해 많은 전력을 소모하여 더 높은 발열 상태를 유지한다. 본 논문에서는 우주인증모델(EQM)급으로 자체 제작된 디지털중계기 열진공 시험결과의 성능을 분석한다. 열진공시험과정중 디지털중계기의 기능검증을 위해 디지털 이득조정 시험결과를 제시한다. 또한, 열진공 시험결과를 근거로 주요부품의 부하경감(Derating)을 분석하여 디지털중계기 설계의 적절성을 논의한다.

군통신위성 디지털 중계기의 간섭 회피 처리 구조 설계 및 구현 (Design and Implementation of Interference-Immune Architecture for Digital Transponder of Military Satellite)

  • 설영욱;유재선;정건진;이대일;임철민
    • 한국항공우주학회지
    • /
    • 제42권7호
    • /
    • pp.594-600
    • /
    • 2014
  • 현대전에서는 적의 전자기파 공격에 대응하여 안전한 통신 채널을 확보하는 것이 매우 중요하다. 군통신위성 중계기는 차세대 군통신위성에 탑재를 위한 통신 탑재체로써 간섭환경 하에서 지상 터미널 간의 신호를 안전하게 중계하여 전시 통신망을 유지하도록 한다. 본 논문에서 소개하는 위성중계기는 온보드 상에서 부분적인 신호처리를 수행하는데 위성 통신 링크를 저비용으로 제어할 수 있다. 이의 핵심 기능으로써 전송 보안 제어 기능은 통신 링크를 위협하는 간섭 신호에 대한 면역성을 확보한다. 보다 구체적으로 본 논문에서는 전송 보안 제어 기능을 구현하기 위한 효율적인 설계 구조를 소개한다. 핵심 아이디어로써 시분할 형태의 채널 그룹별 제어 코드 생성 및 금지 대역 정보에 대한 소프트웨어 처리 방법으로 전체 하드웨어 복잡도를 현저하게 낮출 수 있음을 설명한다. 생성된 결과 코드가 균등 분포의 임의성을 가짐을 예시하였으며, 우주 인증 시험 결과를 간략히 소개한다.

디지털위성중계기용 SHF 대역 하향주파수 변환장치 설계 및 구현에 대한 연구 (The Study on the Design and Implementation of SHF band Downconverter of Digital Satellite Communication)

  • 김기중
    • 한국전자통신학회논문지
    • /
    • 제12권3호
    • /
    • pp.427-432
    • /
    • 2017
  • 본 연구는 디지털위성중계기용 SHF 대역 하향주파수변환장치의 설계 및 구현에 대해 기술하였다. SHF 대역 하향주파수변환장치는 PLDRO(: Phase Locked Dielectric Resonator Oscillator) 및 주파수변환기로 구현된다. 주파수변환기 내부에는 불요파 최소화를 위하여 사전 EM 시뮬레이션을 통하여 설계한 Microstrip BPF(: Band Pass Filter) 및 LPF(: Low Pass Filter)로 구현하였다. 제작 전 우주환경에 대한 사전 시뮬레이션 분석을 통하여 장비 오동작 가능성을 최소하였으며, 발사환경 시 발생하는 진동 및 우주 방사능에 의한 TID(: Total Ionizing Dose)에 대한 시뮬레이션을 통해 신뢰성 있는 하향주파수변환장치를 설계하였으며, 제작 후 주요 성능지표에 대해 만족여부 확인 및 사전 성능 시뮬레이션 결과와 비교하였다.

디지털 위성 중계기용 SHF 대역 저잡음 증폭장치 설계 및 구현에 대한 연구 (The Study on the Design and Implementation of SHF band Low Noise Amplifier of Digital Satellite Communication)

  • 김기중
    • 한국전자통신학회논문지
    • /
    • 제11권12호
    • /
    • pp.1159-1164
    • /
    • 2016
  • 본 연구는 디지털위성중계기용 SHF 대역 저잡음증폭장치의 설계 및 구현에 대해 기술하였다. 잡음지수 최소화를 위하여 저잡음 증폭소자인 HEMT(: High Electron Mobility Transistor)소자를 적용하였고, 우주환경에 대한 사전 시뮬레이션 분석을 통하여 장비 오동작 가능성을 최소화 시켰다. 발사환경 시 발생하는 진동 및 우주방사능에 의한 TID(: Total Ionizing Dose)에 대한 시뮬레이션을 통해 신뢰성 있는 저잡음증폭장치를 설계하였으며, 제작 후 주요 성능지표에 대해 만족여부 확인 및 사전 성능 시뮬레이션 결과와 비교하였다.

디지털위성중계기용 SHF대역 입력필터 조립체의 설계 및 구현에 대한 연구 (A Study on the Design and Implementation of SHF band IFA for Digital Satellite Communication)

  • 김기중
    • 한국전자통신학회논문지
    • /
    • 제12권4호
    • /
    • pp.545-548
    • /
    • 2017
  • 본 연구는 디지털위성중계기용 SHF 대역 IFA(: Input Filter Assembly)의 설계 및 구현에 대해 기술하였다. SHF 대역 입력필터조립체는 Coupler + LPF(: Low Pass Filter) 및 입력필터로 구성된다. 제작 전 우주환경에 대한 사전 시뮬레이션 분석을 통하여 장비 오동작 가능성을 최소하였으며, 발사환경 시 발생하는 진동에 대한 시뮬레이션을 통해 신뢰성 있는 IFA를 설계하였으며, 제작 후 주요 성능지표에 대해 만족여부 확인 및 사전 성능 시뮬레이션 결과와 비교하였다.

디지털위성중계기용 SHF 대역 상향주파수 변환장치 설계 및 구현에 대한 연구 (The Study on the Design and Implementation of SHF band Upconverter of Digital Satellite Communication)

  • 김기중
    • 한국전자통신학회논문지
    • /
    • 제12권2호
    • /
    • pp.261-266
    • /
    • 2017
  • 본 연구는 디지털위성중계기용 SHF 대역 상향주파수변환장치의 설계 및 구현에 대해 기술하였다. SHF 대역 상향주파수변환장치는 PLDRO(: Phase Locked Dielectric Resonator Oscillator) 및 주파수변환기로 구현된다. 주파수변환기 내부에는 불요파 최소화를 위하여 사전 EM 시뮬레이션을 통하여 설계한 Microstrip BPF(: Band Pass Filter) 및 LPF(: Low Pass Filter)로 구현하였다. 제작 전 우주환경에 대한 사전 시뮬레이션 분석을 통하여 장비 오동작 가능성을 최소하였으며, 발사환경 시 발생하는 진동 및 우주 방사능에 의한 TID(: Total Ionizing Dose)에 대한 시뮬레이션을 통해 신뢰성 있는 상향주파수변환장치를 설계하였으며, 제작 후 주요 성능지표에 대해 만족여부 확인 및 사전 성능 시뮬레이션 결과와 비교하였다.

위성통신 중계기에서의 FPGA를 이용한 Gigabit 시리얼 송수신기 설계 (A Gigabit Serial Transceiver Design Using FPGA for Satellite Communication Transponder)

  • 홍근표;이정섭;진병일;고현석;서학금
    • 한국통신학회논문지
    • /
    • 제39A권8호
    • /
    • pp.481-487
    • /
    • 2014
  • 본 논문에서는 위성통신 디지털 중계기에서 backplane 구조 기반의 Gigabit 시리얼(Serial) 송수신기(Transceiver)에 대해 기술하였다. 송수신기는 프로그램밍 가능한 Xilinx space-grade Virtex-5 FPGA를 이용하여 다수의 광대역 채널에 대해 모든 경우의 스위칭 기능을 지원한다. 이러한 기능을 구현하기 위해 Virtex-5 FPGA 내부에 탑재된 GTX transceiver(고속 시리얼 송수신)을 사용한다. FPGA를 사용함으로써 부품이 추가되지 않아 구현이 간단해지는 장점이 있다. 고속의 시리얼 송수신기를 구현하기 위해서 PCB 디자인에 대해 신호 무결성(Signal Integrity) 시뮬레이션을 필수적으로 수행하였다. 신호 무결성 시뮬레이션을 통해 GTX 전송 선로에 대한 S-parameter, Eye diagram, 채널 지터(Channel Jitter) 성능을 분석하였고, GTX transceiver가 오류 없이 동작할 것으로 확인하였다. 마지막으로 제안한 PCB 디자인은 위성통신 디지털 중계기 시험인증모델(Engineering Qualification Model-2) 제작에 활용될 것이다.

디지털 위성중계기를 이용한 간섭제거기능 설계 및 구현 (Design and Implementation of Interference Rejection Function Using Digital Satellite Transponder)

  • 이창영;전제현;이수현;서학금;고현석;한주희
    • 한국통신학회논문지
    • /
    • 제39C권1호
    • /
    • pp.36-44
    • /
    • 2014
  • 광대역성과 광역성의 특징을 갖는 위성 통신은 시간과 공간에 관계없이 누구와도 통신할 수 있다는 장점이 있는 반면, 간섭신호에 항상 영향을 받을 수 있는 특징을 가지고 있다. 간섭신호는 전지역을 상대로 송수신이 가능하기에 불법 광대역 주파수원을 찾기 어렵고, 미치는 영향 또한 크다. 이런 영향성으로 인해 본 논문에서는 디지털통신위성(중계기)(상향링크 아날로그 신호를 디지털 신호로 변환하여 여러 가지 형태로 디지털 신호처리 후 지상으로 송신하는 기능을 갖는)을 이용하여 신호의 대역폭에 따라 간섭제거 임계값이 실시간 가변 처리되는 간섭제거방식을 구현하여 적용 시험한 결과를 소개한다. 이를 통해 향후 위성통신에서의 간섭제거기능에 대한 보다 나은 기능 개선 및 위성통신분야의 발전에 도움이 될 수 있는 정보를 제공할 수 있을 것을 기대한다.

위성 DMB용 중계기(Gap Filler)의 TDM-CDM변환부 클럭 생성 방안 연구 (A Clock Generation Scheme for TDM-CDM Converter in Gap Filler for the Satellite DMB Systems)

  • 김종훈
    • 대한전자공학회논문지TC
    • /
    • 제44권1호
    • /
    • pp.93-97
    • /
    • 2007
  • 본 논문에서는 위성 DMB용 Gap Filler의 TDM-CDM변환부를 위한 클럭 생성 방안을 제안하였다. 제안된 방식은 위성으로 부터 수신되는 Ku band(12.2GHz) 대역의 TDM신호에서 복조된 프레임 동기 신호를 기반으로 신호 변환 시스템의 클럭을 공급하는 VCXO(Voltage Controlled Crystal Oscillator)를 제어하여 신호 변환부의 클럭 및 데이터 동기를 제공한다. 기존의 일반적인 클럭 동기 방식과 같은 별도의 PLL을 구성할 필요 없이 Gap Filler의 디지털 신호 변환부에 사용되는 FPGA내부에 간단히 구현될 수 있으며, 주파수 오차범위를 측정 제어할 수 있는 기능을 포함하고 있어 안정도가 높은 OCXO(Oven Controlled Crystal Oscillator)를 사용할 경우 RF부에 필요한 LO( Local Oscillator)를 위한 기준 클럭으로 사용될 수 있다.