A Clock Generation Scheme for TDM-CDM Converter in Gap Filler for the Satellite DMB Systems

In this paper a new clock generation scheme for TDM-CDM converter in the Gap Filler for satellite DMB systems has been proposed. The scheme uses the frame sync signal from the Ku band TDM receiver to lock the VCXO which provides the system clock for the TDM-CDM converter. The locking algorithm can be easily implemented in the FPGA, so that no separate circuitry is needed as in conventional PLL. With a stable OCXO, The scheme can be used to generate the reference clock to the local oscillator for RF parts.

위성 DMB용 중계기(Gap Filler)의 TDM-CDM변환부 클럭 생성 방안 연구

본 논문에서는 위성 DMB용 Gap Filler의 TDM-CDM변환부를 위한 클럭 생성 방안을 제안하였다. 제안된 방식은 위성으로 부터 수신되는 Ku band(12.2GHz) 대역의 TDM신호에서 복조된 프레임 동기 신호를 기반으로 신호 변환 시스템의 클럭을 공급하는 VCXO(Voltage Controlled Crystal Oscillator)를 제어하여 신호 변환부의 클럭 및 데이터 동기를 제공한다. 기존의 일반적인 클럭 동기 방식과 같은 별도의 PLL을 구성할 필요 없이 Gap Filler의 디지털 신호 변환부에 사용되는 FPGA내부에 간단히 구현될 수 있으며, 주파수 오차범위를 측정 제어할 수 있는 기능을 포함하고 있어 안정도가 높은 OCXO(Oven Controlled Crystal Oscillator)를 사용할 경우 RF부에 필요한 LO( Local Oscillator)를 위한 기준 클럭으로 사용될 수 있다.