• Title/Summary/Keyword: 디지털 시그널

Search Result 34, Processing Time 0.029 seconds

A Bit-revel Arithmetic Optimization for Low-Power Circuits (저전력 회로를 위한 비트 단위의 연산 최 적화)

  • 엄준형
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.04a
    • /
    • pp.16-18
    • /
    • 2002
  • 고속 회로 합성에 있어서, Wallace 트리 스타일은 연산을 위한 가장 효율적인 수행 방식의 하나로 인식 되어졌다. 그러나, 이러한 방법은 빠른 곱셈기의 수행이나 여러가지 연산수행 에 있어, 입력 시그널을 고려하지 않은 일반적인 구조로 수행되어졌다. 본 논문은 연산기에 있어서 이러한 제한점을 극복하는 문제를 다룬다. 우리는 캐리-세이브 방법을 덧셈, 뺄셈, 곱셈 이 혼합되어 있는 일반적인 연산 회로에 적용한다. 그 결과 효율적인 회로를 생성하며, 시그널 들의 임의의 시그널 스위칭 변화에 대해 회로의 전력 소모를 최적화 한다. 우리는 이러한 최적화 방법을 여러 디지털 필터에 적용시켜 보았고 이는 기존의 비트 단위가 아닌 캐리-세이브 수행방법보다 상당한 양의 전력 소모의 향상을 보였다.

  • PDF

Simulation Method based on Design Checkpoint for Efficient Debugging (효율적 디버깅을 위한 디자인 체크포인트 기반 시뮬레이션 방법)

  • Shim, Kyu-Ho;Kim, Nam-Do;Park, In-Hag;Min, Byeong-Eon;Yang, Sei-Yang
    • The KIPS Transactions:PartA
    • /
    • v.19A no.3
    • /
    • pp.113-120
    • /
    • 2012
  • The visibility for signals in designs is required for their analysis and debug during the verification process. It could be achieved through the signal dumping for designs during the execution of HDL simulation. However, such signal dumping, in general, degrades the speed of simulation significantly, or can result in the number of simulation runs. In this paper, we have proposed an efficient and fast simulation method for dumping based on the design checkpoint, and shown its effectiveness by applying it to industrial SOC designs.

Low-cost Prosthetic Hand Model using Machine Learning and 3D Printing (머신러닝과 3D 프린팅을 이용한 저비용 인공의수 모형)

  • Donguk Shin;Hojun Yeom;Sangsoo Park
    • The Journal of the Convergence on Culture Technology
    • /
    • v.10 no.1
    • /
    • pp.19-23
    • /
    • 2024
  • Patients with amputations of both hands need prosthetic hands that serve both cosmetic and functional purposes, and research on prosthetic hands using electromyography of remaining muscles is active, but there is still the problem of high cost. In this study, an artificial prosthetic hand was manufactured and its performance was evaluated using low-cost parts and software such as a surface electromyography sensor, machine learning software Edge Impulse, Arduino Nano 33 BLE, and 3D printing. Using signals acquired with surface electromyography sensors and subjected to digital signal processing through Edge Impulse, the flexing movement signals of each finger were transmitted to the fingers of the prosthetic hand model through training to determine the type of finger movement using machine learning. When the digital signal processing conditions were set to a notch filter of 60 Hz, a bandpass filter of 10-300 Hz, and a sampling frequency of 1,000 Hz, the accuracy of machine learning was the highest at 82.1%. The possibility of being confused between each finger flexion movement was highest for the ring finger, with a 44.7% chance of being confused with the movement of the index finger. More research is needed to successfully develop a low-cost prosthetic hand.

MIREX - 음악분석 기술의 현황과 미래

  • Lee, Seok-Pil;Sin, Sa-Im
    • Broadcasting and Media Magazine
    • /
    • v.16 no.4
    • /
    • pp.72-83
    • /
    • 2011
  • 인터넷 환경의 대중화와 디지털 음원의 기하급수적인 증가에 따라, 음악을 시그널 레벨에서 직접 분석하여 분류하거나 의미정보를 추출하는 음악분석 및 검색 기술의 상용화에 대한 요구가 늘어나고 있다. Music Information Retrieval Evaluation eXchange(MIREX)는 음악 검색(Music Information Retrieval) 시스템과 알고리즘들의 평가를 위해 매년 개최되는 평가 대회이다. MIREX는 매년 정기적으로 대회 및 회의를 개최하면서 음악 분석 기술에 대한 관심도와 최신 기술동향 등을 보여주고 있다. 따라서, 음악 기술의 MIREX의 배경, 구성 및 현황 등을 살펴보면서 전 세계 음악분석 기술의 현황을 파악해 볼 수 있다. MIREX에 대한 소개와 MIREX에서 운영하는 task들의 현황을 설명하고, 이를 통하여 음악 분석 기술의 동향과 전망을 짚어본다.

Signal transient simulation of multi-coupledm frequency-variant transmission lines (주파수 종속 다중 전송선의 신호 천이 특성)

  • Cho, Young-Il;Eo, Yung-Seon
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.43 no.12 s.354
    • /
    • pp.89-101
    • /
    • 2006
  • Frequency-variant transmission line parameters are determined. Then the signal transient characterizations of frequency-dependent multi-coupled lines are investigated. With the proposed method, an accurate signal integrity degradation such as signal ringing (overshoot, undershoot) and crosstalk noises relevant to the switching patterns of signals, rising / falling time(tr, tf) and line lengths is investigated. It is shown that there may be approximately 26% discrepancy of signal transients and 260% difference of crosstalk noises between the constant RLC model and frequency-variant RLC model in on-chip global interconnects while those of package lines are 11% and 70%, respectively.

Signal-Based Fault Detection and Diagnosis on Electronic Packaging and Applications of Artificial Intelligence Techniques (시그널 기반 전자패키지 결함검출진단 기술과 인공지능의 응용)

  • Tae Yeob Kang;Taek-Soo Kim
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.30 no.1
    • /
    • pp.30-41
    • /
    • 2023
  • With the aggressive down-scaling of advanced integrated circuits (ICs), electronic packages have become the bottleneck of both reliability and performance of whole electronic systems. In order to resolve the reliability issues, Institute of Electrical and Electronics Engineers (IEEE) laid down a roadmap on fault detection and diagnosis (FDD), thrusting the digital twin: a combination of reliability physics and artificial intelligence (AI). In this paper, we especially review research works regarding the signal-based FDD approaches on the electronic packages. We also discuss the research trend of FDD utilizing AI techniques.

Implementation of LTE Transport Channel on Multicore DSP Software Defined Radio Platform (멀티코어 DSP 기반 소프트웨어 정의 라디오 플랫폼을 활용한 LTE 전송 채널의 구현)

  • Lee, Jin
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.24 no.4
    • /
    • pp.508-514
    • /
    • 2020
  • To implement the continuously evolving mobile communication standards such as Long Term Evolution (LTE) and 5G, the Software Defined Radio (SDR) concept provides great flexibility and efficiency. For many years, a high-end Digital Signal Processor (DSP) System on Chip (SoC) has been developed to support multicore and various hardware coprocessors. This paper introduces the implementation of the SDR platform hardware using TI's TCI663x chip. Using the platform, LTE transport channel is implemented by interworking multicore DSP with Bit rate Coprocessor (BCP) and Turbo Decoder Coprocessor (TCP) and the performance is evaluated according to various implementation options. In order to evaluate the performance of the implemented LTE transport channel, LTE base station system was constructed by combining FPGA main board for physical channels, SDR platform board, and RF & Antenna board.

Performance Test of Quick Charger for Electric Vehicle (전기자동차 급속충전기 성능시험)

  • Han, Seung-Ho;Yang, Seung-Kwon;Kim, Sang-Bum;Lee, Han-Byul
    • Proceedings of the KIEE Conference
    • /
    • 2011.07a
    • /
    • pp.1189-1190
    • /
    • 2011
  • 본 논문은 전기자동차(EV, Electric Vehicle)에 충전용 대용량 직류(DC) 전력을 공급할 수 있는 급속충전기를 개발하고 그 성능을 정의하며 충전성능시험장치를 개발하여 급속충전기의 성능시험을 한 결과에 관한 것이다. 급속충전기는 EV의 충전에 필요한 시간을 단축하고자 배터리가 허용하는 한계까지 전압, 특히 전류를 높여 급속히 충전을 한다. EV와 충전기 사이에는 이러한 전력공급 외에도 커넥터 연결확인 및 차량존재 유무 등의 안전을 체크하는 아날로그 시그널과 EV의 배터리관리장치(BMS)에서 충전기에 필요전력을 통보하는 디지털 통신이 필요하여 충전성능을 시험하기 위해서는 전력, 아날로그 시그널, 디지털 통신을 차량 대신 동시에 주고받으며 충전기를 시험하는 충전성능 시험장치가 필요하다. 본 논문에서는 어떻게 시험장치를 구성하여 이러한 실험을 수행하였는지, 그리고 충전기성능 분석결과를 설명하고자 한다.

  • PDF

A Study on FIG Signalling for Service Following of Digital Radio (디지털라디오 Service Following 을 위한 FIG 시그널링에 관한 연구)

  • Lee, Bongho;Lee, Minsuk;Kwak, Jinsuk;Yang, Kyutae;Lim, Hyoungsoo
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2015.11a
    • /
    • pp.94-97
    • /
    • 2015
  • 이동 방송 매체인 라디오에서는 주로 청취자가 차량 운전자이다 보니 서비스 권역을 이동할 경우나 음영지역에 위치할 경우 동일한 방송을 제공하는 다른 채널로 연계하는 서비스인 service following 기능에 대한 기술적인 지원이 요구되고 있다. 본 논문은 디지털라디오 방송에서 청취중인 프로그램의 상태가 양호하지 않을 경우 인접 또는 유사 채널로 자동으로 이동하여 서비스 수신을 지속할 수 있는 service following 에 대해서 기술적인 특징을 살펴보고 앙상블 다중화기에서 이를 지원하기 위한 FIG 시그널링 방법에 대해 소개하고자 한다.

  • PDF

Automatic Visual Architecture Generation System for Efficient HDL Debugging (효율적인 HDL 디버깅을 위한 아키텍쳐 자동 생성 시스템)

  • Moon, Dai-Tchul;Cheng, Xie;Park, In-Hag
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.17 no.7
    • /
    • pp.1653-1659
    • /
    • 2013
  • In this paper, we propose a new ECAD software for efficiently analyzing and debugging of digital architecture implemented in Verilog HDL or VHDL codes. This software firstly elaborates HDL codes so as to extract internal architecture structure, then generates several graphical aids such as hierarchical schematics by applying placement and routing algorithm, object tree to show configuration of each module, instance tree to show hierarchical structure of instances, and SPD (Signal Propagation Diagram) to show internal interconnections. It is more important function that same objects in different views(HDL codes, object tree, instance tree, SPD, waveform etc.) can be highlighted at the starting any object. These functions are sure to improve efficiency of manual job to fix bugs or to analyze HDL codes.