• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.143-143
• /
• 2010

다결정 실리콘 (Poly-Si)은 LPCVD를 이용하여 $750^{\circ}C$에서 증착하였다. 증착된 실리콘 박막은 실란, 수소 및 헬륨 가스를 이용하여 증착하였다. 성장된 poly-Si의 특성은 Raman spectroscopy 및 SEM을 이용하여 분석하였다. 헬륨 가스의 양을 15 sccm으로 고정하고 실란과 수소의 가스비를 60:0에서 20:40까지 가변시켰다. 활성화 에너지는 전류-전압 측정을 통해 Arrhenius plot을 이용하여 계산하였다. 박막 트랜지스터는 quartz 기판 위에 제작되었다. 게이트 절연막으로 TEOS $SiO_2$를 이용하였으며 source 및 drain 전극으로 Al을 이용하였다. 이 때 제작된 박막 트랜지스터의 전류 점멸비, 전계 효과 이동도, SS 및 문턱 전압은 각각 $10^5$, $76\;cm^2/V-s$, 167 mV/decade 및 1.43 V이었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.50-52
• /
• 2006

본 논문은 고성능 다결정 실리콘(Poly-Si) 박막 트랜지스터 (Thin Film Transistor)에서 단일 수직 그레인 경계(Single Perpendlcular Grain Boundary)가 고온 캐리어 스트레스(Hot Carrier Stress) 및 정전류 안정성 평가에서 어떠한 효과를 보이는가에 대해서 살펴보았다. 고온 캐리어 스트레스 하에서($V_G=V_{TH}+1V,\;V_D$ =12V),그레이 경계가 없는 다결정 실리콘 TFT와 비교했을 때 그레인 경계를 가지고 있는 다결정 실리를 TFT는 전기 전도(Electric Conduction)에 작용하는 자유 캐리어(Free Carrier)의 개수가 적기 때문에 상대적으로 더욱 우수한 전기적 특성을 나타낸다. 먼저 1000초 동안 고온 캐리어 스트레스를 가해준 결과 단일 그레인 경계를 가진 다결정 실리콘에서의 트랜스 컨덕턴스(Transconductance)의 이동 정도는 5% 미만으로 확인되었다. 반면에 같은 스트레스 조건 하에서 그레인 경계가 존재하지 않는 다결정 실리콘의 경우에는 그 이동 정도가 약 25%에 달하는 것으로 측정되었다. 다음으로 정전류 스트레스(Constant Current Stress) 인가시, 수직형 그레인 경계가 채널 영역 내에 존재하지 않는 다결정 실리콘 TFT는 드레인 접합 부분의 전계 세기를 비교했을 때, 그레인 경계를 가지고 있는 다결정 실리콘 TFT보다 상대적으로 낮은 원 인 때문에 적게 열화되는(Degraded) 특성을 확인할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1414-1415
• /
• 2011

높은 게이트와 드레인 바이어스 스트레스 조건에서 신뢰성을 높이기 위해 비대칭 스페이싱 다중채널 구조 (ASS) 를 이용한 다결정 실리콘 박막 트래지스터 (poly-Si TFTs) 를 제안하였다. 이것은 어떠한 추가공정 없이 제작할 수 있고 채널 가운데 부분의 넓은 공간을 이용하여 소자안의 유도된 열을 방출할 수 있기 때문에 기존의 트랜지스터에 비해 47%의 문턱전압감소와 3%의 이동도 변화 감소를 보인다. 이 실험결과는 제안된 소자구조가 기존의 소자에 비해 높은 게이트와 드레인 바이어스 조건에서 전기적 특성이 더 안정적이라는 것을 보여준다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.84-86
• /
• 2005

본 논문에서는 역 방향 전하공핍(reverse bias depletion)을 적용한 새로운 구조의 다결정 실리콘 박막 트랜지스터(poly-Si TFT)를 제안한다. 제안된 소자는 kink 전류 억제를 목적으로 counter-doped(p+) 영역이 채널 내로 확장되어 유효채널 폭을 감소시키는 구조이다. 감소된 채널 폭에 의하여 포화 영역의 채널 내 저항이 증가하고, 훌 전류를 통하여 kink 효과가 억제된다. 제작된 새로운 poly-Si TFT는 기존의 소자에 비해 효과적으로 kink 전류를 억제할 수 있음을 실험을 통해 검증하였다.

• E2M - 전기 전자와 첨단 소재
• /
• 제9권10호
• /
• pp.1001-1007
• /
• 1996

The conduction mechanisms of the off-current in low temperature (.leq. >$600^{\circ}C$) processed polycrystalline silicon thin film transistors (LTP poly-Si TFT'S) have been systematically studied. Especially, the temperature and bias dependence of the off-current between hydrogenated and nonhydrogenated poly-Si TFT's were investigated and compared. The off-current of nonhydrogenated poly-Si TF's is because of a resistive current at low gate and drain voltage, thermally activated current at high gate and low drain voltage, and Poole-Frenkel emission current in the depletion region near the drain at high gate and drain voltage. After hydrogenation it has shown that the off -current mechanism is caused mainly by thermal activation and that the field-induced current component is suppressed.

• 한국전기전자재료학회논문지
• /
• 제11권10호
• /
• pp.918-923
• /
• 1998

Poly-silicon thin film transistors were fabricated on quartz substrates by high temperature processes. Electrical characteristics were measured and compared for 3 transistor structures of Standard Inverted Gate(SIG), Lightly Doped Drain(LDD), and Dual Gate(DG). Leakage currents of DG and LDD TFT's were smaller that od SIG transistor, while ON-current of LDD transistor is much smaller than that of SIG and DG transistors. Temperature dependence of the leakage currents showed that SIG and DG TFT's had thermal generation current at small drian bias and Frenkel-Poole emission current at hight gate and drain biases, respectively. In case of LDD transistor, thermal generation was the dominant mechanism of leakage current at all bias conditions. It was found that the leakage current was closely related to the reduction of the electric field in the drain depletion region.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제52권12호
• /
• pp.559-561
• /
• 2003

We report a new excimer laser annealing method which successfully results in a single grain boundary formation in the channel of polycrystalline silicon thin film transistor. The proposed method is based on lateral grain growth and employs aluminum patterns which act as selective beam mask and lateral heat sink. The maximum grain size obtained by the proposed method is about 1.6${\mu}{\textrm}{m}$ in the length. The grainboundaries should be arranged parallel with the direction of current flow for the best device performance, so we propose a new device fabrication method and a new poly-Si TFT structure. Poly-Si TFT fabricated by the proposed method exhibits considerably improved electrical characteristics, such as high field effect mobility exceeding 240 $cm^2$/Vsec.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1999년도 추계학술발표강연 및 논문개요집
• /
• pp.148-148
• /
• 1999

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1993년도 제5회 학술발표회 논문개요집
• /
• pp.29-30
• /
• 1993

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1993년도 추계 학술발표 강연 및 논문 개요집
• /
• pp.145-146
• /
• 1993