• 한국마린엔지니어링학회:학술대회논문집
• /
• 한국마린엔지니어링학회 2006년도 전기학술대회논문집
• /
• pp.301-302
• /
• 2006

초고주파 전력 증폭기의 바이어스 전압을 조절하여 온도 변화에 따른 드레인(Drain) 전류의 변화를 억제하기 위한 저가의 능동 바이어스 모듈을 개발한다. 능동 바이어스 모듈을 5 W급 초고주파 전력증폭기에 적용하였을 경우, $0{\sim}60^{\circ}C$까지의 온도변화에 대하여 소모전류 변화량은 0.1 A 이하로 되어야 한다. 본 기술 개발 대상인 능동 바이어스 모듈의 성능 시험을 위한 대상 전력증폭기는 $2.11{\sim}2.17GHz$ 주파수 대역에서 32 dB 이상의 이득과 ${\pm}0.1\;dB$ 이하의 이득 평탄도, -15 dB 이하의 입.출력 반사손실을 가진다.

• 한국항해항만학회지
• /
• 제28권3호
• /
• pp.213-219
• /
• 2004

본 논문에서는 1,452∼l,492 MHz L-Band 대역의 위성 DAB 수신기를 위한 저잡음증폭기를 입ㆍ출력 반사계수와 전압정재파비를 개선하기 위하여 평형증폭기 형태로 설계 및 제작하였다. 저 잡음증폭기는 GaAs FET소자인 ATF-10136을 사용한 저 잡음증폭단과 MMIC 소자인 VNA-25을 사용한 이득증폭단을 하이브리드 방식으로 구성하였으며, 최적의 바이어스를 인가하기 위하여 능동 바이어스 회로를 사용하였다. 적용된 능동 바이어스 회로는 소자의 펀치오프전압($V_P$)과 포화드래인 전류($I_{DSS}$)의 변화에 따라 주어진 바이어스 조건을 만족시키기 위해 소스 저항과 드래인 저항의 조절이 필요없다. 즉, 능동 바이어스 회로는 요구된 드래인 전류와 전압을 공급하기 위해 게이트-소스 전압($V_{gs}$)을 자동적으로 조절한다. 저잡음증폭기는 바이어스 회로와 RF 회로를 FR-4기판 위에 제작하였고, 알류미늄 기구물에 장착하였다. 제작된 저잡음증폭기는 이득 32 dB, 이득평탄도 0.2 dB, 0,95 dB 이하의 잡음지수, 입ㆍ출력 전압정재파비는 각각 1.28, 1.43이고, $P_{1dB}$ 는 13 dBm으로 측정되었다.

• 한국항해항만학회지
• /
• 제27권1호
• /
• pp.81-86
• /
• 2003

본 논문은 초고주파 전력증폭기용 LDMOS(Lateral double-diffused MOS) MRF-21060소자의 게이트 바이어스 전압을 조절하여 온도 변화에 따른 드레인(Drain) 전류의 변화를 억제하기 위한 PNP 트랜지스터를 사용하여 능도 바이어스 회로 구현하였다. MRF-21060을 구동하기 위한 방법으로서는 AH1과 평형증폭기인 A11을 사용하여 구동 증폭단을 설계.제작하였다. 제작된 5W 초고주파 전력증폭기는 0~$60^{\circ}C$까지의 온도변화에 대하여 소모전류 변화량이 수동 바이어스 회로에서 0.5A로 높은 반면, 능동 바이어스 회로에서는 0.1A이하의 우수한 특성을 얻었다. 전력증폭기는 2.11~2.17GHz주파수 대역에서 32dB 이상의 이득과 $\pm$0.09dB이하의 이득 평탄도가 나타났으며, -19dB이하의 입.출력 반사손실을 가진다.

• 한국전자파학회논문지
• /
• 제13권6호
• /
• pp.514-520
• /
• 2002

본 논문에서는 L-band용 이동통신 단말기에 적용 가능한 수신단 MMIC 믹서의 설계 및 제작에 관한 연구를 다룬다. 단일 칩으로 집적하기 적절한 LO 및 RF balun을 능동소자를 이용하여 구성하였으며 각 능동소자의 공정상의 변화를 보상하기 위하여 새롭게 제안된 바이어스 회로를 적용하였다. 믹서의 변환이득은 -14 dB이며 IP3는 약 4 dBm, 포트간 격리도는 25 dB 이상의 값을 가진다. 제안된 새로운 바이어스 회로는 FET와 저항으로 구성되며 공정상의 변화와 온도의 변화 등에 의한 문턱전압의 변화를 보상해 줄 수 있다. 설계된 칩의 사이즈는 1.4 mm$\times$1.4 mm이다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제32권8호
• /
• pp.1263-1268
• /
• 2008

In this paper, the low noise power amplifier for GaAs FET ATF-10136 is designed and fabricated with active bias circuit and self bias circuit. To supply most suitable voltage and current, active bias circuit is designed. Active biasing offers the advantage that variations in the pinch-off voltage($V_p$) and saturated drain current($I_{DSS}$) will not necessitate a change in either the source or drain resistor value for a given bias condition. The active bias network automatically sets a gate-source voltage($V_{gs}$) for the desired drain voltage and drain current. Using resistive decoupling circuits, a signal at low frequency is dissipated by a resistor. This design method increases the stability of the LNA, suitable for input stage matching and gate source bias. The LNA is fabricated on FR-4 substrate with active and self bias circuit, and integrated in aluminum housing. As a results, the characteristics of the active and self bias circuit LNA implemented more than 13 dB and 14 dB in gain, lower than 1 dB and 1.1 dB in noise figure, 1.7 and 1.8 input VSWR at normalized frequency $1.4{\sim}1.6$, respectively.

• 한국전자파학회논문지
• /
• 제16권11호
• /
• pp.1114-1122
• /
• 2005

본 논문에서는 S-band 대역에서의 수신단 one-chip MMIC 저잡음 증폭기, 믹서의 설계 및 제작, 측정에 관한 연구를 수행한다. 저잡음 증폭기는 공통 소스 구조의 2단으로 설계하였으며, 믹서는 LO 및 RF balun으로 구성되고, 이는 능동 소자를 이용하여 구현하였다. 각 능동 소자의 공정상의 변화를 보상하기 위하여 새로운 바이어스 안정화 회로를 적용하였다. 그리고 이를 단일 칩으로 구현, 제작하였다. 측정 결과로 저잡음 증폭기는 2.1 GHz에서 15.51 dB의 이득과 1.02 dB의 잡음지수를 가지고 있으며, 믹서의 변환 이득은 -12 dB이며 IIP3는 약 4.25 dBm, 포트간 격리도는 25 dB 이상의 값을 가진다. 제안된 새로운 바이어스 회로는 FET와 저항으로 구성되며 공정상의 변화와 온도의 변화 등에 의한 문턱 전압의 변화를 보상해 줄 수 있다. 제작된 칩의 크기는 $1.2[mm]\times1.4[mm]$이다.

• 한국전자파학회논문지
• /
• 제8권1호
• /
• pp.94-99
• /
• 1997

발진기의 위상잡음에 영향윤 주는 요인은 여러 가지가 있다. 그러나 발진기의 위상잡음은 주로 캐리어(carrier)와 l/f의 특성을 잦는 DC 근처 저주파 잡음과의 혼합으로 발생되므로, 저주파 플리커 잡음에 의해 지배된다. 본 논문에서는 능동 바이어스 회로로 구현된 저주파 궤환회로를 이용하여 플리커 잡음의 영향을 최소화함으로써 발진기의 위상잡음을 줄이는 기법을 제안하고, DBS 수신기에 사용 가능한 DRO를 제작하였다. 제작된 DRO의 위상잡음을 측정한 갤과 10 kHz 옵셋 주파수에서 약 -92 dBc/Hz로 제안된 방볍이 상당히 효과적임을 확인 하였다

• 한국정보통신학회논문지
• /
• 제3권3호
• /
• pp.569-577
• /
• 1999

본 논문에서는 이동위성통신용 광대역 수신단을 저잡음증폭기와 고이득증폭단으로 나누어서 구현 및 성능 평가를 하였다. 저잡음증폭기의 설계ㆍ제작에는 저잡음 GaAs FET인 ATF-10136파 내부정합된 MMIC인 VNA-25를 이용하였으며, 저잡음증폭기의 입력단 정합회로는 저항 결합회로, 전원회로는 자기 바이어스 회로를 사용하였다. INA-03184를 이용한 고이득증폭단은 양단 정합된 단일 증폭기 형태로 제작하였으며, 바이어스 안정화 저항을 사용하여 회로의 전압강하 및 전력손실을 가능한 줄이고 온도 안정성을 고려하여 능동 바이어스 회로를 사용하였으며, 스퓨리어스를 감쇠시키기 위해서 저잡음증폭기와 고이득증폭단 사이에 감쇠 특성이 우수한 대역통과 필터를 사용하였다. 측정 결과, 사용 주파수 대역내에서 55dB 이상의 이득, 50.83dBc의 스퓨리어스 특성 및 1.8. 1 이하의 입ㆍ출력 정재파비를 나타내었으며, 특히 1537.5 MHz에서 1 KHz 떨어진 점에서의 C/N비가 43.15 dB/Hz를 나타냄으로써 설계시 목표로 했던 사양을 모두 만족시켰다.

• 한국전자파학회논문지
• /
• 제15권6호
• /
• pp.560-566
• /
• 2004

본 논문은 6 ㎓의 주파수를 2체배 하여 12 ㎓의 신호원을 얻는 광대역 능동 주파수 2체배기를 PHEMT를 사용하여 제작하였다. 설계된 주파수 체배기는 핀치오프 영역의 바이어스점을 가지며, 동작주파수 영역에서 무조건 안정인 특성을 갖도록 하기 위하여 입력매칭단과 바이어스 라인 사이에 직렬 RC회로를 제안하였다. 측정 결과0 ㏈m의 입력전력에 대하여 12 KHz 1,7 ㏈m의 2차 고조파 출력을 얻었고, 6 ㎓에서 -27.5 dBc의 기본주파수 억압과 -18 ㏈c의 3차 고조파 억압특성을 보였으며, 1.8 ㎓의 3 ㏈ 대역폭을 나타내었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.168-170
• /
• 2019

본 논문은 효과적인 능동 풀-다운 기능을 위한 새로운 구조의 펄스 파워 모듈레이터를 제안한다. 제안된 능동 풀-다운 방식은 별도의 풀-다운 저항을 사용하지 않고, 펄스 방전 패스에 추가된 다이오드의 역회복 특성을 이용하여 풀-다운 기능을 수행한다. 본 논문에서 사용된 풀-다운 다이오드는 펄스 출력 시에는 정방향 바이어스 상태를 유지하다가, 펄스 출력이 제거되면 비교적 긴 역회복 구간동안 부하의 커패시턴스 성분에 남아있는 에너지가 방전될 수 있는 전류 패스를 제공한다. 이에 따라 제안된 구조의 펄스 모듈레이터는 기존에 제안된 풀-다운 회로에서 발생하는 발열 손실 또는 별도의 복잡한 제어회로와 같은 복잡한 구조의 문제를 보완하고 빠른 펄스 하강시간을 달성할 수 있다. 본 논문에서는 시뮬레이션을 통해 기존에 제안되었던 풀-다운 저항 방식과 풀-다운 스위치 방식, 제안하는 방식을 비교하여 제안된 구조의 성능과 우수성을 분석하였다.